Publications
2022
論文誌(査読有り)
国際会議(査読有り)
口頭発表
ポスター発表
研究会(査読無し)
秋場大暉,策力木格,吉永努 モバイル分散協調キャッシュにおけるユーザQoE向上のためのコンテンツ配置手法 Inproceedings In: 信学技報, pp. 35-40, 2022. @inproceedings{swopp_akiba_202207, title = {モバイル分散協調キャッシュにおけるユーザQoE向上のためのコンテンツ配置手法}, author = {秋場大暉,策力木格,吉永努}, url = {https://ken.ieice.org/ken/paper/20220728VCLf/}, year = {2022}, date = {2022-07-20}, booktitle = {信学技報}, volume = {122}, number = {133}, pages = {35-40}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
2021
論文誌(査読有り)
国際会議(査読有り)
口頭発表
ポスター発表
研究会(査読無し)
尾作洋彦,吉見真聡,策力木格,吉永努 FPGAを用いたデータベースクエリ処理の高速化 Inproceedings In: 信学技報, pp. 90-95, 2021. @inproceedings{cpsy_ozaku_202101, title = {FPGAを用いたデータベースクエリ処理の高速化}, author = {尾作洋彦,吉見真聡,策力木格,吉永努}, url = {https://www.ieice.org/ken/paper/20210126UC1M/}, year = {2021}, date = {2021-01-18}, booktitle = {信学技報}, journal = {信学技法}, volume = {120}, number = {338}, pages = {90-95}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
2020
論文誌(査読有り)
国際会議(査読有り)
口頭発表
ポスター発表
研究会(査読無し)
山岸徹平,吉見真聡,策力木格,吉永努 分散協調キャッシュサーバ処理のFPGAオフロード Inproceedings In: 信学技法, pp. 61-66, 2020. @inproceedings{swopp_yamagishi_202007, title = {分散協調キャッシュサーバ処理のFPGAオフロード}, author = {山岸徹平,吉見真聡,策力木格,吉永努}, url = {https://www.ieice.org/ken/paper/20200731w1ZC/}, year = {2020}, date = {2020-07-31}, booktitle = {信学技法}, volume = {120}, number = {121}, pages = {61-66}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
柳田悠介,佐藤俊治,策力木格,吉永努 視覚数理モデルシミュレーションの高速化と錯視画像の探索 Inproceedings In: 信学技法, pp. 77-82, 2020. @inproceedings{nc_yyanagida_202003, title = {視覚数理モデルシミュレーションの高速化と錯視画像の探索}, author = {柳田悠介,佐藤俊治,策力木格,吉永努}, url = {https://www.ieice.org/ken/paper/20200304R1wD/}, year = {2020}, date = {2020-03-04}, booktitle = {信学技法}, journal = {信学技法}, volume = {119}, number = {453}, pages = {77-82}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
城間隆行,吉見真聡,策力木格,吉永努 モバイル分散・協調キャッシュにおける事前プッシュ配信による通信量削減 Inproceedings In: 信学技法, pp. 57-61, 2020. @inproceedings{shiroma_cpsy_202002, title = {モバイル分散・協調キャッシュにおける事前プッシュ配信による通信量削減}, author = {城間隆行,吉見真聡,策力木格,吉永努}, url = {https://www.ieice.org/ken/paper/20200227p1vp/}, year = {2020}, date = {2020-02-27}, booktitle = {信学技法}, journal = {信学技法}, volume = {119}, number = {428}, pages = {57-61}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
大坂誠樹,吉見真聡,策力木格,吉永努 FPGAを用いたストリームデータ集約演算のウィンドウサイズ拡大 Inproceedings In: 信学技法, pp. 141-146, 2020. @inproceedings{osaka_cpsy_202001, title = {FPGAを用いたストリームデータ集約演算のウィンドウサイズ拡大}, author = {大坂誠樹,吉見真聡,策力木格,吉永努}, url = {https://www.ieice.org/ken/paper/20200123I1tr/}, year = {2020}, date = {2020-01-23}, booktitle = {信学技法}, journal = {信学技法}, volume = {119}, number = {372}, pages = {141-146}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
2019
論文誌(査読有り)
国際会議(査読有り)
口頭発表
ポスター発表
研究会(査読無し)
城間隆行, 策力木格, 吉永努 モバイル分散協調キャッシュにおけるコンテンツ配置のテンプレート化 Inproceedings In: 信学技報, pp. 229-234, 2019. @inproceedings{shiroma_swopp_201907, title = {モバイル分散協調キャッシュにおけるコンテンツ配置のテンプレート化}, author = {城間隆行, 策力木格, 吉永努}, url = {https://www.ieice.org/ken/paper/20190726E1Os/}, year = {2019}, date = {2019-07-26}, booktitle = {信学技報}, volume = {119}, number = {147}, pages = {229-234}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
2018
論文誌(査読有り)
国際会議(査読有り)
口頭発表
Takayuki Shiroma,Celimuge Wu,Tsutomu Yoshinaga A Template-Based Sub-Optimal Content Distribution for D2D Content Sharing Networks Inproceedings In: 2018 Sixth International Symposium on Computing and Networking (CANDAR), pp. 167-173, 2018. @inproceedings{Shiroma2018CANDAR, title = {A Template-Based Sub-Optimal Content Distribution for D2D Content Sharing Networks}, author = {Takayuki Shiroma,Celimuge Wu,Tsutomu Yoshinaga}, year = {2018}, date = {2018-11-29}, booktitle = {2018 Sixth International Symposium on Computing and Networking (CANDAR)}, pages = {167-173}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Hiroki Okada, Takayuki Shiroma, Celimuge Wu, Tsutomu Yoshinaga A Color-Based Cooperative Caching Strategy for Time-Shifted Live Video Streaming Inproceedings In: 2018 Sixth International Symposium on Computing and Networking Workshops (CANDARW) , pp. 119-124, 2018. @inproceedings{Okada2018CANDARW, title = {A Color-Based Cooperative Caching Strategy for Time-Shifted Live Video Streaming}, author = {Hiroki Okada, Takayuki Shiroma, Celimuge Wu, Tsutomu Yoshinaga}, year = {2018}, date = {2018-11-28}, booktitle = {2018 Sixth International Symposium on Computing and Networking Workshops (CANDARW) }, pages = {119-124}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
ポスター発表
研究会(査読無し)
松下紘嗣,策力木格,吉永努 マルチノードFPGAを用いた低遅延ストリームデータ結合処理 Inproceedings In: 信学技報, pp. 71-76, 2018. @inproceedings{松下紘嗣2018CPSY, title = {マルチノードFPGAを用いた低遅延ストリームデータ結合処理}, author = {松下紘嗣,策力木格,吉永努}, year = {2018}, date = {2018-07-23}, booktitle = {信学技報}, pages = {71-76}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
2017
論文誌(査読有り)
Takuma Nakajima, Masato Yoshimi, Celimuge Wu, Tsutomu Yoshinaga Color-Based Cooperative Cache and Its Routing Scheme for Telco-CDNs Journal Article In: IEICE TRANSACTIONS on Information and Systems, E100-D (12), pp. 2847-2856, 2017. @article{Nakajima2017IEICEED, title = {Color-Based Cooperative Cache and Its Routing Scheme for Telco-CDNs}, author = {Takuma Nakajima, Masato Yoshimi, Celimuge Wu, Tsutomu Yoshinaga}, year = {2017}, date = {2017-12-01}, journal = {IEICE TRANSACTIONS on Information and Systems}, volume = {E100-D}, number = {12}, pages = {2847-2856}, keywords = {}, pubstate = {published}, tppubtype = {article} } |
国際会議(査読有り)
口頭発表
Takayuki Shiroma, Takuma Nakajima, Celimuge Wu; Tsutomu Yoshinaga A Light-weight Cooperative Caching Strategy by D2D Content Sharing Inproceedings In: Proceedings of The Fifth International Symposium on Computing and Networking (CANDAR'17), pp. 159-165, 2017. @inproceedings{Shiroma2017CANDAR, title = {A Light-weight Cooperative Caching Strategy by D2D Content Sharing}, author = {Takayuki Shiroma, Takuma Nakajima, Celimuge Wu and Tsutomu Yoshinaga}, year = {2017}, date = {2017-11-19}, booktitle = {Proceedings of The Fifth International Symposium on Computing and Networking (CANDAR'17)}, pages = {159-165}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
ポスター発表
研究会(査読無し)
千田進; 城間隆行; 中島拓真; 策力木格; 吉永努 アクセス変動予測を用いた分散協調キャッシュ制御 Inproceedings In: 信学技報, pp. 51-56, 電子情報通信学会 2017. @inproceedings{千田進2017, title = {アクセス変動予測を用いた分散協調キャッシュ制御}, author = {千田進 and 城間隆行 and 中島拓真 and 策力木格 and 吉永努}, year = {2017}, date = {2017-07-26}, booktitle = {信学技報}, volume = {116}, pages = {51-56}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
城間隆行; 中島拓真; 吉見真聡; 策力木格; 吉永努 デバイス間通信を活用する分散協調キャッシュ機構の提案 Inproceedings In: 信学技報, pp. 381-386, 電子情報通信学会 2017. @inproceedings{城間隆行2017, title = {デバイス間通信を活用する分散協調キャッシュ機構の提案}, author = {城間隆行 and 中島拓真 and 吉見真聡 and 策力木格 and 吉永努}, year = {2017}, date = {2017-03-09}, booktitle = {信学技報}, volume = {116}, number = {510}, pages = {381-386}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
多田昂介; 川原尚人; 吉見真聡; 策力木格; 吉永努 マルチノードFPGAによるストリームデータ分散結合処理 Inproceedings In: 信学技報, pp. 37-42, 電子情報通信学会 2017. @inproceedings{昂介2017, title = {マルチノードFPGAによるストリームデータ分散結合処理}, author = {多田昂介 and 川原尚人 and 吉見真聡 and 策力木格 and 吉永努}, year = {2017}, date = {2017-01-23}, booktitle = {信学技報}, volume = {116}, number = {416}, pages = {37-42}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
中島拓真, 岡田浩希, 策力木格, 吉永努 色タグ情報に基づく分散協調キャッシュおよびチャンク分割キャッシュ制御のプロトタイプの実装 Inproceedings In: 信学技報, pp. 9-14, 2017. @inproceedings{nakajima2017cpsy, title = {色タグ情報に基づく分散協調キャッシュおよびチャンク分割キャッシュ制御のプロトタイプの実装}, author = {中島拓真, 岡田浩希, 策力木格, 吉永努}, year = {2017}, date = {2017-11-19}, booktitle = {信学技報}, journal = {信学技報}, volume = {117}, number = {314}, pages = {9-14}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
岡田浩希, 城間隆行, 中島拓真, 策力木格, 吉永努 チャンク分割コンテンツ配置を用いた分散協調色キャッシュ Inproceedings In: 信学技報, pp. 3-8, 2017. @inproceedings{okada2017cpsy, title = {チャンク分割コンテンツ配置を用いた分散協調色キャッシュ}, author = {岡田浩希, 城間隆行, 中島拓真, 策力木格, 吉永努}, year = {2017}, date = {2017-11-19}, booktitle = {信学技報}, journal = {信学技報}, volume = {117}, number = {314}, pages = {3-8}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2016
論文誌(査読有り)
国際会議(査読有り)
口頭発表
Takuma Nakajima; Masato Yoshimi; Celimuge Wu; Tsutomu Yoshinaga A Light-weight Content Distribution Scheme for Cooperative Caching in Telco-CDNs Inproceedings In: Proceedings of The Fourth International Symposium on Computing and Networking (CANDAR'16), pp. 126-132, 2016. @inproceedings{CANDAR16nakajima, title = {A Light-weight Content Distribution Scheme for Cooperative Caching in Telco-CDNs}, author = {Takuma Nakajima and Masato Yoshimi and Celimuge Wu and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000520/9090000520.pdf}, year = {2016}, date = {2016-11-22}, booktitle = {Proceedings of The Fourth International Symposium on Computing and Networking (CANDAR'16)}, pages = {126-132}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Masato Yoshimi; Celimuge Wu; Tsutomu Yoshinaga Accelerating BLAST Computation on an FPGA-enhanced PC Cluster Inproceedings In: Proceedings of The Fourth International Symposium on Computing and Networking (CANDAR'16), pp. 67-76, 2016. @inproceedings{CANDAR16yoshimi, title = {Accelerating BLAST Computation on an FPGA-enhanced PC Cluster}, author = {Masato Yoshimi and Celimuge Wu and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000521/9090000521.pdf}, year = {2016}, date = {2016-11-22}, booktitle = {Proceedings of The Fourth International Symposium on Computing and Networking (CANDAR'16)}, pages = {67-76}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
ポスター発表
研究会(査読無し)
野島幸大; 城間隆行; 中島拓真; 吉見真聡; 策力木格; 吉永努 ネットワーク内キャッシュによるISPネットワーク通信電力の削減 Inproceedings In: 信学技報, pp. 223–228, 電子情報通信学会 2016. @inproceedings{knojima16cpsy08, title = {ネットワーク内キャッシュによるISPネットワーク通信電力の削減}, author = {野島幸大 and 城間隆行 and 中島拓真 and 吉見真聡 and 策力木格 and 吉永努}, year = {2016}, date = {2016-08-10}, booktitle = {信学技報}, volume = {116}, number = {177}, pages = {223--228}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
溝田敦也; 城間隆行; 中島拓真; 吉見真聡; 策力木格; 吉永努 インタークラウドを活用した自動災害復旧システム Inproceedings In: 信学技報, pp. 229–234, 電子情報通信学会 2016. @inproceedings{amizota16cpsy08, title = {インタークラウドを活用した自動災害復旧システム}, author = {溝田敦也 and 城間隆行 and 中島拓真 and 吉見真聡 and 策力木格 and 吉永努}, year = {2016}, date = {2016-08-10}, booktitle = {信学技報}, volume = {116}, number = {177}, pages = {229--234}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Masato Yoshimi; Oge Yasin; Celimuge Wu; Tsutomu Yoshinaga Design Evaluation of Low-Latency Handshake Join on FPGA Inproceedings In: 信学技報, pp. 253–258, 電子情報通信学会 2016. @inproceedings{myoshimi16cpsy03, title = {Design Evaluation of Low-Latency Handshake Join on FPGA}, author = {Masato Yoshimi and Oge Yasin and Celimuge Wu and Tsutomu Yoshinaga}, year = {2016}, date = {2016-03-25}, booktitle = {信学技報}, volume = {115}, number = {518}, pages = {253--258}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
中島拓真; 城間隆行; 吉見真聡; 策力木格; 吉永努 動画の人気変動に追従する異種キャッシュ混在ネットワークの検討 Inproceedings In: 信学技報, pp. 247–252, 電子情報通信学会 2016. @inproceedings{tnakajima16cpsy03, title = {動画の人気変動に追従する異種キャッシュ混在ネットワークの検討}, author = {中島拓真 and 城間隆行 and 吉見真聡 and 策力木格 and 吉永努}, year = {2016}, date = {2016-03-25}, booktitle = {信学技報}, volume = {115}, number = {518}, pages = {247--252}, organization = {電子情報通信学会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
小川 芳光; オゲ ヤースィン; 吉見 真聡; 策力木格; 吉永 努 データストリーム集約演算HWの並列化 Inproceedings In: 電子情報通信学会技術研究報告, pp. 79-84, 2016. @inproceedings{ogawacpsy2016, title = {データストリーム集約演算HWの並列化}, author = {小川 芳光 and オゲ ヤースィン and 吉見 真聡 and 策力木格 and 吉永 努}, year = {2016}, date = {2016-01-19}, booktitle = {電子情報通信学会技術研究報告}, volume = {115}, number = {398}, pages = {79-84}, abstract = {あらまし リアルタイム性が要求されるデータストリームを処理するシステムにおいて，重要な演算の一つにスライ ディングウィンドウを用いた集約演算がある．我々は，FPGA を用いてこれを柔軟かつ高速に処理する専用ハード ウェア CQPH を提案している．CQPH は，オーバラップするスライディングウィンドウ数に対して高いスケーラビ リティを有すると共に，集約演算クエリの変更に低コストで対応する．本研究報告では，CQPH を実装する複数の FPGA ボードを高速ネットワークで相互結合し，マルチ FPGA ボードで対象とする集約演算を処理するシステムに ついて報告する．また，その評価結果を示し，提案システムの有効性について議論する．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } あらまし リアルタイム性が要求されるデータストリームを処理するシステムにおいて，重要な演算の一つにスライ ディングウィンドウを用いた集約演算がある．我々は，FPGA を用いてこれを柔軟かつ高速に処理する専用ハード ウェア CQPH を提案している．CQPH は，オーバラップするスライディングウィンドウ数に対して高いスケーラビ リティを有すると共に，集約演算クエリの変更に低コストで対応する．本研究報告では，CQPH を実装する複数の FPGA ボードを高速ネットワークで相互結合し，マルチ FPGA ボードで対象とする集約演算を処理するシステムに ついて報告する．また，その評価結果を示し，提案システムの有効性について議論する． |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
川原尚人; 吉見真聡; 策力木格; 吉永努 ネットワーク結合型マルチFPGAボードを用いた集約演算クエリ処理 Inproceedings In: 研究報告システム・アーキテクチャ（ARC） , pp. 1-6 , 2016-09-29, 2016, ISSN: 2188-8574 . @inproceedings{multifpgahydra, title = {ネットワーク結合型マルチFPGAボードを用いた集約演算クエリ処理}, author = {川原尚人 and 吉見真聡 and 策力木格 and 吉永努}, issn = {2188-8574 }, year = {2016}, date = {2016-10-06}, booktitle = {研究報告システム・アーキテクチャ（ARC） }, volume = {2016-ARC-222}, number = {9}, pages = { 1-6 }, publisher = {2016-09-29}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2015
論文誌(査読有り)
中島, 拓真; 吉見, 真聡; 入江, 英嗣; 吉永, 努 クラウド環境における計算資源の動的共有手法の提案と評価 Journal Article In: 電子情報通信学会論文誌D, J98-D (8), pp. 1142-1150, 2015. @article{中島2015, title = {クラウド環境における計算資源の動的共有手法の提案と評価}, author = {中島, 拓真 and 吉見, 真聡 and 入江, 英嗣 and 吉永, 努}, year = {2015}, date = {2015-08-01}, journal = {電子情報通信学会論文誌D}, volume = {J98-D}, number = {8}, pages = {1142-1150}, keywords = {}, pubstate = {published}, tppubtype = {article} } |
Yasin Oge; Masato Yoshimi; Takefumi Miyoshi; Hideyuki Kawashima; Hidetsugu Irie; Tsutomu Yoshinaga Design and Evaluation of a Configurable Query Processing Hardware for Data Streams Journal Article In: IEICE TRANSACTIONS on Information and Systems, E98-D (12), pp. 2207–2217, 2015. @article{IEICE15Oge, title = {Design and Evaluation of a Configurable Query Processing Hardware for Data Streams}, author = {Yasin Oge and Masato Yoshimi and Takefumi Miyoshi and Hideyuki Kawashima and Hidetsugu Irie and Tsutomu Yoshinaga}, url = {http://search.ieice.org/bin/summary.php?id=e98-d_12_2207}, year = {2015}, date = {2015-12-01}, journal = {IEICE TRANSACTIONS on Information and Systems}, volume = {E98-D}, number = {12}, pages = {2207--2217}, abstract = {In this paper, we propose Configurable Query Processing Hardware (CQPH), an FPGA-based accelerator for continuous query processing over data streams. CQPH is a highly optimized and minimal-overhead execution engine designed to deliver real-time response for high-volume data streams. Unlike most of the other FPGA-based approaches, CQPH provides on-the-fly configurability for multiple queries with its own dynamic configuration mechanism. With a dedicated query compiler, SQL-like queries can be easily configured into CQPH at run time. CQPH supports continuous queries including selection, group-by operation and sliding-window aggregation with a large number of overlapping sliding windows. As a proof of concept, a prototype of CQPH is implemented on an FPGA platform for a case study. Evaluation results indicate that a given query can be configured within just a few microseconds, and the prototype implementation of CQPH can process over 150 million tuples per second with a latency of less than a microsecond. Results also indicate that CQPH provides linear scalability to increase its flexibility (i.e., on-the-fly configurability) without sacrificing performance (i.e., maximum allowable clock speed).}, keywords = {}, pubstate = {published}, tppubtype = {article} } In this paper, we propose Configurable Query Processing Hardware (CQPH), an FPGA-based accelerator for continuous query processing over data streams. CQPH is a highly optimized and minimal-overhead execution engine designed to deliver real-time response for high-volume data streams. Unlike most of the other FPGA-based approaches, CQPH provides on-the-fly configurability for multiple queries with its own dynamic configuration mechanism. With a dedicated query compiler, SQL-like queries can be easily configured into CQPH at run time. CQPH supports continuous queries including selection, group-by operation and sliding-window aggregation with a large number of overlapping sliding windows. As a proof of concept, a prototype of CQPH is implemented on an FPGA platform for a case study. Evaluation results indicate that a given query can be configured within just a few microseconds, and the prototype implementation of CQPH can process over 150 million tuples per second with a latency of less than a microsecond. Results also indicate that CQPH provides linear scalability to increase its flexibility (i.e., on-the-fly configurability) without sacrificing performance (i.e., maximum allowable clock speed). |
国際会議(査読有り)
口頭発表
ポスター発表
Takayuki Shiroma, Takuma Nakajima, Kouta Nojima, Masato Yoshimi; Tsutomu Yoshinaga An Efficient Cache Grouping Strategy for Multinode Cache Networks Inproceedings In: Proceedings of the 8th International Workshop on Autonomous Self-Organizing Networks (ASON'15), 2015. @inproceedings{CANDAR15shiroma, title = {An Efficient Cache Grouping Strategy for Multinode Cache Networks}, author = {Takayuki Shiroma, Takuma Nakajima, Kouta Nojima, Masato Yoshimi and Tsutomu Yoshinaga}, year = {2015}, date = {2015-12-10}, booktitle = {Proceedings of the 8th International Workshop on Autonomous Self-Organizing Networks (ASON'15)}, abstract = {Popularizations of Video-On-Demand (VOD) ser- vices cause explosive and continuous growth of the Internet traffic. Web cache servers are widely utilized fot reducing such VOD traffic. However, ordinary cache strategies such as LRU often degrade cache efficiency of a multi-node cache network as popular contents are cached on all servers that squeezes the total amount of cache capacity. This paper proposes a novel strategy called Cache Grouping to improve cache efficiency in the multi-node cache network. The Cache Grouping organizes multiple web cache servers into a single cache server to increase virtual cache capacity and diversity of stored contents. Compared to a conventional cache strategy, the Cache Grouping reduces maximum 59% of web server transmissions and improves 20% of download time to process all requests while maintaining a total amount of transmissions.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Popularizations of Video-On-Demand (VOD) ser- vices cause explosive and continuous growth of the Internet traffic. Web cache servers are widely utilized fot reducing such VOD traffic. However, ordinary cache strategies such as LRU often degrade cache efficiency of a multi-node cache network as popular contents are cached on all servers that squeezes the total amount of cache capacity. This paper proposes a novel strategy called Cache Grouping to improve cache efficiency in the multi-node cache network. The Cache Grouping organizes multiple web cache servers into a single cache server to increase virtual cache capacity and diversity of stored contents. Compared to a conventional cache strategy, the Cache Grouping reduces maximum 59% of web server transmissions and improves 20% of download time to process all requests while maintaining a total amount of transmissions. |
Hayato Nomura; Takuma Nakajima; Masato Yoshimi; Tsutomu Yoshinaga; Hidetsugu Irie Stubborn Cache: A Novel Strategy for Repeating Thrashing Access Patterns Inproceedings In: Proceedings Notebook for COOL Chips XVIII, pp. 19, Yokohama Media & Communications Center, 2015. @inproceedings{CoolXVIIINomura, title = {Stubborn Cache: A Novel Strategy for Repeating Thrashing Access Patterns}, author = {Hayato Nomura and Takuma Nakajima and Masato Yoshimi and Tsutomu Yoshinaga and Hidetsugu Irie}, year = {2015}, date = {2015-04-13}, booktitle = {Proceedings Notebook for COOL Chips XVIII}, pages = {19}, address = {Yokohama Media & Communications Center}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
研究会(査読無し)
村田 篤志; 稲場 朋大; 吉見 真聡; 入江 英嗣; 吉永 努 TSVモジュールの配置最適化アルゴリズムの提案 Inproceedings In: 電子情報通信学会技術研究報告, pp. 43 – 48, 奄美大島, 2015. @inproceedings{muratacpsy2015, title = {TSVモジュールの配置最適化アルゴリズムの提案}, author = {村田 篤志 and 稲場 朋大 and 吉見 真聡 and 入江 英嗣 and 吉永 努}, year = {2015}, date = {2015-03-06}, booktitle = {電子情報通信学会技術研究報告}, volume = {114}, number = {506}, pages = {43 -- 48}, address = {奄美大島}, abstract = {3 次元積層技術の進展によりVLSIの性能や電力を大きく改善することが期待されている.設計最適化のための3次元フロアプランナのアルゴリズムが様々に提案されているが,TSV の配置について従来手法では近似がされており,最適化は正確ではない. そこで本論文では,TSVをモジュール同様に配置最適化するアルゴリズムを提案する.提案アルゴリズムを実装して得られた3次元プロセッサのフロアプランでは有効なTSV位置には傾向があることが示され,配線アクティビティについて従来よりも 28.4%正確な見積もりで最適化ができることがわかった.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 3 次元積層技術の進展によりVLSIの性能や電力を大きく改善することが期待されている.設計最適化のための3次元フロアプランナのアルゴリズムが様々に提案されているが,TSV の配置について従来手法では近似がされており,最適化は正確ではない. そこで本論文では,TSVをモジュール同様に配置最適化するアルゴリズムを提案する.提案アルゴリズムを実装して得られた3次元プロセッサのフロアプランでは有効なTSV位置には傾向があることが示され,配線アクティビティについて従来よりも 28.4%正確な見積もりで最適化ができることがわかった. |
工藤 龍; 須戸里織; オゲ ヤースィン; 寺田祐太; 吉見真聡; 入江英嗣; 吉永 努 複数FPGAボードを用いたビッグデータ分割処理の高速化 Inproceedings In: 情報処理学会研究報告. SLDM, [システムLSI設計技術], pp. 1-6, 慶應義塾大学 日吉キャンパス, 2015. @inproceedings{2015CPSYKudo, title = {複数FPGAボードを用いたビッグデータ分割処理の高速化}, author = {工藤 龍 and 須戸里織 and オゲ ヤースィン and 寺田祐太 and 吉見真聡 and 入江英嗣 and 吉永 努}, year = {2015}, date = {2015-01-30}, booktitle = {情報処理学会研究報告. SLDM, [システムLSI設計技術]}, volume = {169}, number = {34}, pages = {1-6}, address = {慶應義塾大学 日吉キャンパス}, series = {CPSY2015}, abstract = {インターネットの普及とセンサ技術の発達により，人々が扱うデータはビッグデータと呼ばれるような増大と多様化が進んでいる．ビッグデータの解析には分散システムが使用されるが，その計算時間はデータの配置に大きな影響を受ける．データの分散に要するプロセッサおよびネットワークの負荷は高く，計算機システム全体のパフォーマンスを制約してしまう．そこで我々の研究グループは，データの分散に要する計算と通信をストレージとネットワークを密結合するFPGA上の専用ハードウェアにオフロードする仕組みを提案する．本研究報告ではケーススタディとして，生命科学における配列類似性検索を対象に塩基配列データベースを分散配置するハードウェアを実装し，評価した結果について議論する．est_humanデータベースを対象に評価した結果，ソフトウェアによる同様の処理であるmpiBLASTでのデータ分散と比較して，プロセッサとネットワークの負荷を低く維持したまま，約24から27倍の高速化を確認した． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } インターネットの普及とセンサ技術の発達により，人々が扱うデータはビッグデータと呼ばれるような増大と多様化が進んでいる．ビッグデータの解析には分散システムが使用されるが，その計算時間はデータの配置に大きな影響を受ける．データの分散に要するプロセッサおよびネットワークの負荷は高く，計算機システム全体のパフォーマンスを制約してしまう．そこで我々の研究グループは，データの分散に要する計算と通信をストレージとネットワークを密結合するFPGA上の専用ハードウェアにオフロードする仕組みを提案する．本研究報告ではケーススタディとして，生命科学における配列類似性検索を対象に塩基配列データベースを分散配置するハードウェアを実装し，評価した結果について議論する．est_humanデータベースを対象に評価した結果，ソフトウェアによる同様の処理であるmpiBLASTでのデータ分散と比較して，プロセッサとネットワークの負荷を低く維持したまま，約24から27倍の高速化を確認した． |
その他
ポスター発表(査読有り)
ポスター発表(査読無し)
2014
論文誌(査読有り)
小木 真人; 大木 裕太; 吉永 努; 入江 英嗣 UDU-L:レーザポインティングによる柔軟なデバイス接続手法 Journal Article In: 電子情報通信学会論文誌, J97-D (1), pp. 155-154, 2014. @article{KogiJD2014, title = {UDU-L:レーザポインティングによる柔軟なデバイス接続手法}, author = {小木 真人 and 大木 裕太 and 吉永 努 and 入江 英嗣 }, year = {2014}, date = {2014-01-08}, journal = {電子情報通信学会論文誌}, volume = {J97-D}, number = {1}, pages = {155-154}, abstract = {ネットワークに接続できるデバイスが普及し，各々のデバイスがもつデータや機能をネットワーク上で共有するデバイス連携が増加している．しかし，既存技術によるデバイス接続では，対象デバイスをネットワーク上からユーザが手動で選択する必要があり，デバイス同士が物理的に近くにあっても，通信したいと思ったときにその場で接続を行うことは煩雑である．そこで，通信対象のデバイスに対して直観的に接続する方法として，レーザを利用した接続方法UDU-Lを提案する．UDU-Lは，可視光レーザを用いレーザポインタのように通信したいデバイスを直接指定する．このとき，レーザ光の明滅によって，対象デバイスへ接続に必要な情報を送信し通信を確立する．実装の結果，5m離れた対象デバイスを正確に指定して通信を行うことができた．また応用例として，手元の携帯端末内の画像をディスプレイへ転送・表示するアプリケーションを実装した．}, keywords = {}, pubstate = {published}, tppubtype = {article} } ネットワークに接続できるデバイスが普及し，各々のデバイスがもつデータや機能をネットワーク上で共有するデバイス連携が増加している．しかし，既存技術によるデバイス接続では，対象デバイスをネットワーク上からユーザが手動で選択する必要があり，デバイス同士が物理的に近くにあっても，通信したいと思ったときにその場で接続を行うことは煩雑である．そこで，通信対象のデバイスに対して直観的に接続する方法として，レーザを利用した接続方法UDU-Lを提案する．UDU-Lは，可視光レーザを用いレーザポインタのように通信したいデバイスを直接指定する．このとき，レーザ光の明滅によって，対象デバイスへ接続に必要な情報を送信し通信を確立する．実装の結果，5m離れた対象デバイスを正確に指定して通信を行うことができた．また応用例として，手元の携帯端末内の画像をディスプレイへ転送・表示するアプリケーションを実装した． |
国際会議(査読有り)
口頭発表
Masato Yoshimi; Ryu Kudo; Yasin Oge; Yuta Terada; Hidetsugu Irie; Tsutomu Yoshinaga Accelerating OLAP workload on interconnected FPGAs with Flash storage Inproceedings In: Proceedings of 2nd International Workshop on Computer Systems and Architectures(CSA'14), pp. 1–7, 2014. @inproceedings{CSA14Yoshimi, title = {Accelerating OLAP workload on interconnected FPGAs with Flash storage}, author = {Masato Yoshimi and Ryu Kudo and Yasin Oge and Yuta Terada and Hidetsugu Irie and Tsutomu Yoshinaga}, url = {https://comp.lab.uec.ac.jp/archives/1994}, year = {2014}, date = {2014-12-11}, booktitle = {Proceedings of 2nd International Workshop on Computer Systems and Architectures(CSA'14)}, pages = {1--7}, abstract = {The data volume used in online analytical processing (OLAP) applications is rapidly increasing because of the increasing popularity of various Web services and emerging sensor technologies. Since the amount of accumulated data is frequently too large to store in an in-memory database, it is necessary to have a secondary storage to store such big data. On the basis of this premise, the most important factor to determine the performance of data-intensive applications is to reduce the number and the size of the data transfers between the secondary storage and the main memory. To achieve an energy-efficient computing environment, offloading a userdefined function (UDF) onto interconnected FPGA-boards that equip high-speed storage is effective due to FPGA’s performance ratio of operations per I/O. In this paper, we focus on the aggregate operations that are popularly used UDF in OLAP, and propose an acceleration scheme utilizing interconnected FPGAs with flash storage. The scheme is by introducing an accelerator modules which apply operations to data-stream passing through the FPGA, in addition to appropriate data distribution and partitioning. We implemented an accelerator module that aggregates the data transferred from the flash storage to the DRAM in order to show availability. Through preliminary evaluations of the accelerator, we confirmed that aggregate operations supported by the active-disk mechanism outperforms a software-based database management system by more than 30 times.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } The data volume used in online analytical processing (OLAP) applications is rapidly increasing because of the increasing popularity of various Web services and emerging sensor technologies. Since the amount of accumulated data is frequently too large to store in an in-memory database, it is necessary to have a secondary storage to store such big data. On the basis of this premise, the most important factor to determine the performance of data-intensive applications is to reduce the number and the size of the data transfers between the secondary storage and the main memory. To achieve an energy-efficient computing environment, offloading a userdefined function (UDF) onto interconnected FPGA-boards that equip high-speed storage is effective due to FPGA’s performance ratio of operations per I/O. In this paper, we focus on the aggregate operations that are popularly used UDF in OLAP, and propose an acceleration scheme utilizing interconnected FPGAs with flash storage. The scheme is by introducing an accelerator modules which apply operations to data-stream passing through the FPGA, in addition to appropriate data distribution and partitioning. We implemented an accelerator module that aggregates the data transferred from the flash storage to the DRAM in order to show availability. Through preliminary evaluations of the accelerator, we confirmed that aggregate operations supported by the active-disk mechanism outperforms a software-based database management system by more than 30 times. |
Masato Yoshimi; Ryu Kudo; Yasin Oge; Yuta Terada; Hidetsugu Irie; Tsutomu Yoshinaga An FPGA-based Tightly Coupled Accelerator for Data-intensive Applications Inproceedings In: IEEE 8th International Symposium on Embedded Multicore/Many-core SoCs (MCSoC-14), pp. 289–296, 2014. @inproceedings{MCSoC14Yoshimi, title = {An FPGA-based Tightly Coupled Accelerator for Data-intensive Applications}, author = {Masato Yoshimi and Ryu Kudo and Yasin Oge and Yuta Terada and Hidetsugu Irie and Tsutomu Yoshinaga}, year = {2014}, date = {2014-09-25}, booktitle = {IEEE 8th International Symposium on Embedded Multicore/Many-core SoCs (MCSoC-14)}, journal = {IEEE 7th International Symposium on Embedded Multicore/Many-core SoCs (MCSoC-13)}, pages = {289--296}, abstract = {Computation beside a data source plays an important role in achieving a high performance with low energy consumption in Big Data processing. In contrast to that of a conventional workload, the processing of Big Data frequently requires that a massive amount of data in distributed storage be scanned. A key technique for reducing energy-consuming processor loads is to install a reconfigurable accelerator that is tightly coupled to a computational resource with interfaces. The accelerator is capable of configuring application-specific hardware modules to allow some logical and arithmetic operations for data stream transmission between interfaces, as well as the offloading of control protocols for communication with other computing nodes or storage. In this paper, an FPGA-based accelerator, which is directly attached to DRAM, the network, and storage, is proposed in order to realize an energy efficient computing system. A simple application that counts the words appearing in the data is implemented to evaluate a prototype system. As the accelerator outperforms by 80.66 to 429 times similar applications executed on an SSD-based Hadoop framework, we confirm that the accelerator’s utilization for Big Data processing is beneficial.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Computation beside a data source plays an important role in achieving a high performance with low energy consumption in Big Data processing. In contrast to that of a conventional workload, the processing of Big Data frequently requires that a massive amount of data in distributed storage be scanned. A key technique for reducing energy-consuming processor loads is to install a reconfigurable accelerator that is tightly coupled to a computational resource with interfaces. The accelerator is capable of configuring application-specific hardware modules to allow some logical and arithmetic operations for data stream transmission between interfaces, as well as the offloading of control protocols for communication with other computing nodes or storage. In this paper, an FPGA-based accelerator, which is directly attached to DRAM, the network, and storage, is proposed in order to realize an energy efficient computing system. A simple application that counts the words appearing in the data is implemented to evaluate a prototype system. As the accelerator outperforms by 80.66 to 429 times similar applications executed on an SSD-based Hadoop framework, we confirm that the accelerator’s utilization for Big Data processing is beneficial. |
研究会(査読無し)
中島 拓真, 吉見 真聡, 入江 英嗣, 吉永 努 SDNによるWebキャッシュサーバ間通信の効率化 Inproceedings In: 信学技報, pp. 31-36, 2014. @inproceedings{CPSY2014Nakajima, title = {SDNによるWebキャッシュサーバ間通信の効率化}, author = {中島 拓真, 吉見 真聡, 入江 英嗣, 吉永 努}, year = {2014}, date = {2014-11-13}, booktitle = {信学技報}, volume = {114}, number = {302}, pages = {31-36}, series = {CPSY2014-54}, abstract = {多様化する通信要求に対応するためには，ネットワークの通信速度向上と通信量削減を同時に実現することが重要である．通常のネットワークではホップ数が最少となる経路が利用されるが，通信状況により通信速度が変動するため，柔軟な経路制御により低速な経路を回避することで通信速度の向上を図る．Software Defined Networking (SDN)の利用により，通信帯域，パケットロス率，通信量などを総合的に考慮した経路制御が可能であるが，迂回路の利用により通信量が増大するため，通信量の削減が必要がある．本論文では，通信速度向上と通信量削減を同時に実現することを目的として，広帯域な経路を動的に選択する経路制御を開発し，Webキャッシュサーバ間通信の効率化手法を提案する．開発した経路制御プログラムを動作させたWebキャッシュノード8台でネットワークを構成し，ファイル転送実験を行った．その結果，経路制御とキャッシュの効果により，通常のネットワークと比較してダウンロード時間が最大57%短縮され，通信量は最大44%削減された． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 多様化する通信要求に対応するためには，ネットワークの通信速度向上と通信量削減を同時に実現することが重要である．通常のネットワークではホップ数が最少となる経路が利用されるが，通信状況により通信速度が変動するため，柔軟な経路制御により低速な経路を回避することで通信速度の向上を図る．Software Defined Networking (SDN)の利用により，通信帯域，パケットロス率，通信量などを総合的に考慮した経路制御が可能であるが，迂回路の利用により通信量が増大するため，通信量の削減が必要がある．本論文では，通信速度向上と通信量削減を同時に実現することを目的として，広帯域な経路を動的に選択する経路制御を開発し，Webキャッシュサーバ間通信の効率化手法を提案する．開発した経路制御プログラムを動作させたWebキャッシュノード8台でネットワークを構成し，ファイル転送実験を行った．その結果，経路制御とキャッシュの効果により，通常のネットワークと比較してダウンロード時間が最大57%短縮され，通信量は最大44%削減された． |
中島 嵩文; 千竃 航平; 岩崎 央; 吉見 真聡; 入江 英嗣; 吉永 努 AirTargetシステムにおけるカーソルの予測描画によるUIの改善 Inproceedings In: 信学技報, pp. 7-13, 千葉, 2014. @inproceedings{nakajimacpsy2014, title = {AirTargetシステムにおけるカーソルの予測描画によるUIの改善}, author = {中島 嵩文 and 千竃 航平 and 岩崎 央 and 吉見 真聡 and 入江 英嗣 and 吉永 努}, year = {2014}, date = {2014-10-10}, booktitle = {信学技報}, volume = {114}, number = {242}, pages = {7-13}, address = {千葉}, series = {CPSY2014-47}, abstract = {我々が開発を行っている``AirTarget\"システムは，光学シースルー方式HMD越しに見える指先位置を画像解析により取得し，ジェスチャ入力を可能とするUIである.HMD仮想画面に表示したオブジェクトに自らの手で直接触れるような 直観的操作により，日常生活に密着し，コンピューティングを実現する.本研究では，AirTarget環境上で，指先位置に重畳して表示されるカーソル描画の改良を行った.カーソルの動きを予測によって補完することで，画像解析のフレームレートや遅延を隠蔽し，操作感を向上させる. 予測方式として履歴を基にした簡単な一次予測を用い，予測による過敏なブレを防ぐために最新のフィルタアルゴリズムを導入する.提案手法をBT-200上に実装し，描画速度の向上を確認し，計測と操作性及び使用感の評価を行った.提案手法により，HMDに組み込まれたプロセッサで20FPSのフレームレートの描画速度となった.またアンケートによる評価では，フィルタのレイテンシ増加にも関わらず使用感の向上を得る結果となった.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 我々が開発を行っている``AirTarget"システムは，光学シースルー方式HMD越しに見える指先位置を画像解析により取得し，ジェスチャ入力を可能とするUIである.HMD仮想画面に表示したオブジェクトに自らの手で直接触れるような 直観的操作により，日常生活に密着し，コンピューティングを実現する.本研究では，AirTarget環境上で，指先位置に重畳して表示されるカーソル描画の改良を行った.カーソルの動きを予測によって補完することで，画像解析のフレームレートや遅延を隠蔽し，操作感を向上させる. 予測方式として履歴を基にした簡単な一次予測を用い，予測による過敏なブレを防ぐために最新のフィルタアルゴリズムを導入する.提案手法をBT-200上に実装し，描画速度の向上を確認し，計測と操作性及び使用感の評価を行った.提案手法により，HMDに組み込まれたプロセッサで20FPSのフレームレートの描画速度となった.またアンケートによる評価では，フィルタのレイテンシ増加にも関わらず使用感の向上を得る結果となった. |
土門 憲司; 吉見 真聡; 入江 英嗣; 吉永 努 相対チェックポイントを用いた運転者支援の検討 Inproceedings In: 信学技報, pp. 1-6, 千葉, 2014. @inproceedings{domoncpsy2014, title = {相対チェックポイントを用いた運転者支援の検討}, author = {土門 憲司 and 吉見 真聡 and 入江 英嗣 and 吉永 努}, year = {2014}, date = {2014-10-10}, booktitle = {信学技報}, volume = {114}, number = {242}, pages = {1-6}, address = {千葉}, series = {CPSY2014-47}, abstract = {安価かつ可搬性の高いRGB-Dセンサにより，動作情報を利用したシステムの構築が容易となった． これを運転者の動作解析に利用すれば，ジェスチャによる車載機器の操作，不正な運転動作の検知による事故の未然防止といった支援が期待できる． 本論文では，Kinectにより運転者の関節情報を取得し，相対チェックポイントを用いて動作を推定する支援システムを提案し，初期評価を行う． ジェスチャ・不正動作検知には学習を用いる． 実車試験の結果，車内環境下でも相対チェックポイントによる動作検知が可能であった． 短時間の学習によりジェスチャの検知率は100\\%，不正動作の認識率は動作の種類により30\\%から100\\%，誤検知率は5\\%以下となった．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 安価かつ可搬性の高いRGB-Dセンサにより，動作情報を利用したシステムの構築が容易となった． これを運転者の動作解析に利用すれば，ジェスチャによる車載機器の操作，不正な運転動作の検知による事故の未然防止といった支援が期待できる． 本論文では，Kinectにより運転者の関節情報を取得し，相対チェックポイントを用いて動作を推定する支援システムを提案し，初期評価を行う． ジェスチャ・不正動作検知には学習を用いる． 実車試験の結果，車内環境下でも相対チェックポイントによる動作検知が可能であった． 短時間の学習によりジェスチャの検知率は100\%，不正動作の認識率は動作の種類により30\%から100\%，誤検知率は5\%以下となった． |
力翠湖; 吉見真聡; 吉永努; 入江 英嗣 プリフェッチ精度に基づくキャッシュライン保持手法 Inproceedings In: 情報処理学会 第204回 計算機アーキテクチャ研究発表会（ARC）, pp. 1–10, 2014. @inproceedings{ChikaraARC204, title = {プリフェッチ精度に基づくキャッシュライン保持手法}, author = {力翠湖 and 吉見真聡 and 吉永努 and 入江 英嗣}, year = {2014}, date = {2014-10-06}, booktitle = {情報処理学会 第204回 計算機アーキテクチャ研究発表会（ARC）}, volume = {212}, number = {2}, pages = {1--10}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
野村隼人; 力翠湖; 吉見真聡; 吉永努; 入江英嗣 動的推定によるキャッシュパーティショニング最適化 Inproceedings In: 情報処理学会研究報告, pp. 1-6, 朱鷺メッセ, 2014. @inproceedings{Nomura14ARC, title = {動的推定によるキャッシュパーティショニング最適化}, author = {野村隼人 and 力翠湖 and 吉見真聡 and 吉永努 and 入江英嗣}, url = {http://ci.nii.ac.jp/naid/110009808082}, year = {2014}, date = {2014-07-28}, booktitle = {情報処理学会研究報告}, volume = {211}, number = {2}, pages = {1-6}, address = {朱鷺メッセ}, series = {2014-ARC-211}, abstract = {本研究では，キャッシュラインの再参照傾向を近似する指標であるCC値を使用し，プログラムの実行フェーズを意識したキャッシュパーティショニング手法について述べる．CC値の算出をマルチスレッドおよびSDM向けに拡張する方法について明らかにし，スレッド毎のCC値の比を元にパーティションを決定するCCP-Rateと，SDMを用いて最適パーティションを探索するCCP-SDMの2手法を提案する．両手法をシミュレータに実装し，EQパーティショニングとの比較を行った．スループット評価では，SDMのモニタリング対象セットへのアクセスの偏りにより調和平均がEQより低下したものの，最大で4.1%の向上を得るケースがあり，今後の改良につながる結果となった．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本研究では，キャッシュラインの再参照傾向を近似する指標であるCC値を使用し，プログラムの実行フェーズを意識したキャッシュパーティショニング手法について述べる．CC値の算出をマルチスレッドおよびSDM向けに拡張する方法について明らかにし，スレッド毎のCC値の比を元にパーティションを決定するCCP-Rateと，SDMを用いて最適パーティションを探索するCCP-SDMの2手法を提案する．両手法をシミュレータに実装し，EQパーティショニングとの比較を行った．スループット評価では，SDMのモニタリング対象セットへのアクセスの偏りにより調和平均がEQより低下したものの，最大で4.1%の向上を得るケースがあり，今後の改良につながる結果となった． |
須戸里織; 吉見真聡; 吉永努; 入江 英嗣 Smith-Watermanアルゴリズム向けビット並列手法の検討 Inproceedings In: 信学技報, pp. 103-108, 慶応義塾大学 日吉キャンパス, 2014. @inproceedings{Sudo14CPSY, title = {Smith-Watermanアルゴリズム向けビット並列手法の検討}, author = {須戸里織 and 吉見真聡 and 吉永努 and 入江 英嗣}, year = {2014}, date = {2014-01-28}, booktitle = {信学技報}, volume = {113}, number = {417}, pages = {103-108}, address = {慶応義塾大学 日吉キャンパス}, series = {CPSY2013-90}, abstract = {Smith-Waterman（SW）アルゴリズムは，2つの文字列からよく一致する部分文字列を探索する計算手法であり，遺伝子やアミノ酸配列の配列類似性検索に広く応用されている．SW法の高速化に関する様々な取り組みが行われているなかでも，演算効率を向上させるアルゴリズムの開発は，アクセラレータでの実行で大きな効果が期待できる．SWアルゴリズムと同様に動的計画法で計算を行う編集距離や最長共通部分列（LCS）問題では，アルゴリズムをビットベクトル同士の演算で実現するビット並列化が提案されており，並列度の大きな向上が報告されている．本研究報告では，SWアルゴリズムのビット並列化について議論する．パラメータに制約のある簡略版のSW法を対象に，ブロック単位の入出力をビットベクトルで列挙し， 入出力間の演算を進化的計算を用いて発見した．得られた論理式を元に速度評価を行い，ビット並列SWアルゴリズムの実現可能性について議論する． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Smith-Waterman（SW）アルゴリズムは，2つの文字列からよく一致する部分文字列を探索する計算手法であり，遺伝子やアミノ酸配列の配列類似性検索に広く応用されている．SW法の高速化に関する様々な取り組みが行われているなかでも，演算効率を向上させるアルゴリズムの開発は，アクセラレータでの実行で大きな効果が期待できる．SWアルゴリズムと同様に動的計画法で計算を行う編集距離や最長共通部分列（LCS）問題では，アルゴリズムをビットベクトル同士の演算で実現するビット並列化が提案されており，並列度の大きな向上が報告されている．本研究報告では，SWアルゴリズムのビット並列化について議論する．パラメータに制約のある簡略版のSW法を対象に，ブロック単位の入出力をビットベクトルで列挙し， 入出力間の演算を進化的計算を用いて発見した．得られた論理式を元に速度評価を行い，ビット並列SWアルゴリズムの実現可能性について議論する． |
その他
ポスター発表(査読無し)
城間隆行; 中島拓真; 吉見真聡; 入江英嗣; 吉永努 コンテンツピース毎のアクセス頻度によるWebキャッシュ機構の構築 Inproceedings In: 信学技報, pp. 35-40, 2014. @inproceedings{shiroma-cpsy2014, title = {コンテンツピース毎のアクセス頻度によるWebキャッシュ機構の構築}, author = {城間隆行 and 中島拓真 and 吉見真聡 and 入江英嗣 and 吉永努}, year = {2014}, date = {2014-11-24}, booktitle = {信学技報}, volume = {114}, number = {346}, pages = {35-40}, abstract = {大容量化を続けるコンテンツを扱う上で効率的な通信基盤の開発は重要な研究課題となっている．特に，近年通信の多くを占める動画コンテンツに注目すると，キャッシュを用いて重複する通信量を削減する方法や，経路制御により通信の集中を回避して負荷分散する方法など，ネットワークを有効利用する様々な研究開発が進められている．本研究報告では，動画コンテンツ内のアクセス頻度の差に着目し，動画を分割したコンテンツピースを対象にキャッシュ制御を行うことで，効率的にデータ配信を行うキャッシュ機構を提案する．あからじめ分割したファイル群と，複数のアクセスパターンを持つユーザエージェントを用いた予備的な評価の結果，コンテンツの分割を行わない場合と比較してキャッシュ効率が向上し，通信速度を維持しながら最大32%の通信量の削減を確認した． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 大容量化を続けるコンテンツを扱う上で効率的な通信基盤の開発は重要な研究課題となっている．特に，近年通信の多くを占める動画コンテンツに注目すると，キャッシュを用いて重複する通信量を削減する方法や，経路制御により通信の集中を回避して負荷分散する方法など，ネットワークを有効利用する様々な研究開発が進められている．本研究報告では，動画コンテンツ内のアクセス頻度の差に着目し，動画を分割したコンテンツピースを対象にキャッシュ制御を行うことで，効率的にデータ配信を行うキャッシュ機構を提案する．あからじめ分割したファイル群と，複数のアクセスパターンを持つユーザエージェントを用いた予備的な評価の結果，コンテンツの分割を行わない場合と比較してキャッシュ効率が向上し，通信速度を維持しながら最大32%の通信量の削減を確認した． |
佐保田誠; 山中崇弘; 吉見真聡; 吉永努; 入江 英嗣 STRAIGHTシミュレータによるループ実行の評価 Inproceedings In: 情報処理学会 第204回 計算機アーキテクチャ研究発表会（ARC）, pp. 1, Information Processing Society of Japan (IPSJ), 2014. @inproceedings{SahodaARC204, title = {STRAIGHTシミュレータによるループ実行の評価}, author = {佐保田誠 and 山中崇弘 and 吉見真聡 and 吉永努 and 入江 英嗣}, year = {2014}, date = {2014-10-06}, booktitle = {情報処理学会 第204回 計算機アーキテクチャ研究発表会（ARC）}, volume = {2014}, number = {10}, pages = {1}, publisher = {Information Processing Society of Japan (IPSJ)}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2013
論文誌(査読有り)
入江英嗣; 放置宏佳; 稲場朋大; 眞島一貴; 藤原大輔; 吉見真聡; 吉永 努 配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナ Journal Article In: 情報処理学会論文誌 コンピューティングシステム, 6 (3), pp. 131–145, 2013. @article{IrieACS13, title = {配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナ}, author = {入江英嗣 and 放置宏佳 and 稲場朋大 and 眞島一貴 and 藤原大輔 and 吉見真聡 and 吉永 努}, year = {2013}, date = {2013-09-25}, journal = {情報処理学会論文誌 コンピューティングシステム}, volume = {6}, number = {3}, pages = {131--145}, abstract = {半導体3次元積層技術の進展により，3次元化したプロセッサの性能/パワーバランスが向上することが予測されている．配置配線の3次元化は，プロセススケーリングでは縮まないロングワイヤを幾何学的に縮め，電力消費の主要部分を占めている配線電力を削減することができる．しかし，既存の3次元モジュールマッパでは，配線のコスト関数はスイッチングアクティビティを考慮しておらず，またどのようなフロアプランが得られたかが明らかにされていない．本研究では，パイプラインシミュレータと連携して，モジュール間の通信頻度を考慮する3次元モジュールマッパを提案し，3次元プロセッサのフロアプランおよびそのアーキテクチャへの影響を明らかにする．提案モジュールマッパの出力結果からは，3次元構造を利用した効率的なデータパスやキャッシュ配置が確認された．3層，TSVの配線容量を30μmの通常配線と同等と仮定したときのフロアプランでは，2次元実装に比べて面積を34%，ロングワイヤ電力の近似値である配線アクティビティ値を57%まで削減し，従来のフロアプランナによる3次元実装に対して10%の配線アクティビティ値削減となった．}, keywords = {}, pubstate = {published}, tppubtype = {article} } 半導体3次元積層技術の進展により，3次元化したプロセッサの性能/パワーバランスが向上することが予測されている．配置配線の3次元化は，プロセススケーリングでは縮まないロングワイヤを幾何学的に縮め，電力消費の主要部分を占めている配線電力を削減することができる．しかし，既存の3次元モジュールマッパでは，配線のコスト関数はスイッチングアクティビティを考慮しておらず，またどのようなフロアプランが得られたかが明らかにされていない．本研究では，パイプラインシミュレータと連携して，モジュール間の通信頻度を考慮する3次元モジュールマッパを提案し，3次元プロセッサのフロアプランおよびそのアーキテクチャへの影響を明らかにする．提案モジュールマッパの出力結果からは，3次元構造を利用した効率的なデータパスやキャッシュ配置が確認された．3層，TSVの配線容量を30μmの通常配線と同等と仮定したときのフロアプランでは，2次元実装に比べて面積を34%，ロングワイヤ電力の近似値である配線アクティビティ値を57%まで削減し，従来のフロアプランナによる3次元実装に対して10%の配線アクティビティ値削減となった． |
島圭吾; 吉見真聡; 三好健文; 近藤正章; 入江英嗣; 本多弘樹; 吉永努 FLAT: MPIを埋め込み可能なGPUプログラミングフレームワーク Journal Article In: 情報処理学会論文誌 コンピューティングシステム, 6 (4), pp. 105-116, 2013. @article{ShimaIPSJ13, title = {FLAT: MPIを埋め込み可能なGPUプログラミングフレームワーク}, author = {島圭吾 and 吉見真聡 and 三好健文 and 近藤正章 and 入江英嗣 and 本多弘樹 and 吉永努}, editor = {情報処理学会}, url = {http://ci.nii.ac.jp/naid/110009616698}, year = {2013}, date = {2013-04-01}, journal = {情報処理学会論文誌 コンピューティングシステム}, volume = {6}, number = {4}, pages = {105-116}, abstract = {GPU搭載PCクラスタで動作するプログラムは,GPU上の処理を記述するコードと通信処理を行うCPUのコードで構成される.GPUコードは並列化されたアルゴリズムを高速に実行し,CPUはノード間の通信処理を担当する.ノード間通信にはMPIの利用が一般的だがGPUコードには記述できないため,並列化の効果を引き出すためには,プログラマはCPUとGPUのデータの移動を考えつつCPUコードとGPUコードを並行して実装することになる.そこで,GPU間のデータ通信に関わるプログラミングコストを低減させるために,MPIを埋め込み可能なGPUプログラミングフレームワーク\"FLAT\"を提案する.FLATを用いることでGPUコードにMPI関数が記述できるようになるため,GPU間で転送されるデータが明確化される.本論文では,まず,FLATの実行モデルと実装方法について述べる.その後,LivermoreループLoop18,オプティカルフロー計算の2つの実プログラムを用いてFLATの有効性と実行性能を示す.実験の結果,GPUコードの計算粒度が粗粒度の場合,FLATの利用による性能低下率は,3%以下であることが確認された.}, keywords = {}, pubstate = {published}, tppubtype = {article} } GPU搭載PCクラスタで動作するプログラムは,GPU上の処理を記述するコードと通信処理を行うCPUのコードで構成される.GPUコードは並列化されたアルゴリズムを高速に実行し,CPUはノード間の通信処理を担当する.ノード間通信にはMPIの利用が一般的だがGPUコードには記述できないため,並列化の効果を引き出すためには,プログラマはCPUとGPUのデータの移動を考えつつCPUコードとGPUコードを並行して実装することになる.そこで,GPU間のデータ通信に関わるプログラミングコストを低減させるために,MPIを埋め込み可能なGPUプログラミングフレームワーク"FLAT"を提案する.FLATを用いることでGPUコードにMPI関数が記述できるようになるため,GPU間で転送されるデータが明確化される.本論文では,まず,FLATの実行モデルと実装方法について述べる.その後,LivermoreループLoop18,オプティカルフロー計算の2つの実プログラムを用いてFLATの有効性と実行性能を示す.実験の結果,GPUコードの計算粒度が粗粒度の場合,FLATの利用による性能低下率は,3%以下であることが確認された. |
Ahmadou Dit ADI Cisse, Michihiro Koibuchi, Masato Yoshimi, Hidetsugu Irie,; Tsutomu Yoshinaga A Fully Optical Ring Network-on-Chip with Static and Dynamic Wavelength Allocation Journal Article In: IEICE Transaction in Inf. and Sys., E-96 D (12), pp. 2545-2554, 2013. @article{ADI2013, title = {A Fully Optical Ring Network-on-Chip with Static and Dynamic Wavelength Allocation}, author = {Ahmadou Dit ADI Cisse, Michihiro Koibuchi, Masato Yoshimi, Hidetsugu Irie, and Tsutomu Yoshinaga}, editor = {IEICE}, url = {http://search.ieice.org/bin/pdf.php?lang=E&year=2013&fname=e96-d_12_2545&abst=}, year = {2013}, date = {2013-12-01}, journal = {IEICE Transaction in Inf. and Sys.}, volume = {E-96 D}, number = {12}, pages = {2545-2554}, abstract = {Silicon photonics Network-on-Chips (NoCs) have emerged as an attractive solution to alleviate the high power consumption of traditional electronic interconnects. In this paper, we propose a fully optical ring NoC that combines static and dynamic wavelength allocation communication mechanisms. A different wavelength-channel is statically allocated to each destination node for light weight communication. Contention of simultaneous communication requests from multiple source nodes to the destination is solved by a token based arbitration for the particular wavelength-channel. For heavy load communication, a multiwavelength-channel is available by requesting it in execution time from source node to a special node that manages dynamic allocation of the shared multiwavelength-channel among all nodes. We combine these static and dynamic communication mechanisms in a same network that introduces selection techniques based on message size and congestion information. Using a photonic NoC simulator based on Phoenixsim, we evaluate our architecture under uniform random, neighbor, and hotspot traffic patterns. Simulation results show that our proposed fully optical ring NoC presents a good performance by utilizing adequate static and dynamic channels based on the selection techniques. We also show that our architecture can reduce by more than half, the energy consumption necessary for arbitration compared to hybrid photonic ring and mesh NoCs. A comparison with several previous works in term of architecture hardware cost shows that our architecture can be an attractive cost-performance efficient interconnection infrastructure for future SoCs and CMPs.}, keywords = {}, pubstate = {published}, tppubtype = {article} } Silicon photonics Network-on-Chips (NoCs) have emerged as an attractive solution to alleviate the high power consumption of traditional electronic interconnects. In this paper, we propose a fully optical ring NoC that combines static and dynamic wavelength allocation communication mechanisms. A different wavelength-channel is statically allocated to each destination node for light weight communication. Contention of simultaneous communication requests from multiple source nodes to the destination is solved by a token based arbitration for the particular wavelength-channel. For heavy load communication, a multiwavelength-channel is available by requesting it in execution time from source node to a special node that manages dynamic allocation of the shared multiwavelength-channel among all nodes. We combine these static and dynamic communication mechanisms in a same network that introduces selection techniques based on message size and congestion information. Using a photonic NoC simulator based on Phoenixsim, we evaluate our architecture under uniform random, neighbor, and hotspot traffic patterns. Simulation results show that our proposed fully optical ring NoC presents a good performance by utilizing adequate static and dynamic channels based on the selection techniques. We also show that our architecture can reduce by more than half, the energy consumption necessary for arbitration compared to hybrid photonic ring and mesh NoCs. A comparison with several previous works in term of architecture hardware cost shows that our architecture can be an attractive cost-performance efficient interconnection infrastructure for future SoCs and CMPs. |
国際会議(査読有り)
口頭発表
Takuma Nakajima; Masato Yoshimi; Hidetsugu Irie; and Tsutomu Yoshinaga Sharing Computing Resources with Virtual Machines by Transparent Data Access Inproceedings In: Proceedings of the 1st International Workshop on Computer Systems and Architectures (CSA), pp. 359-365, 2013. @inproceedings{CSA13tnakajima, title = {Sharing Computing Resources with Virtual Machines by Transparent Data Access}, author = {Takuma Nakajima and Masato Yoshimi and Hidetsugu Irie and and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000219/9090000219.pdf}, year = {2013}, date = {2013-12-04}, booktitle = {Proceedings of the 1st International Workshop on Computer Systems and Architectures (CSA)}, pages = {359-365}, abstract = {Cloud computing has rapid growth in enterprise and academic areas. Computing platform makes up the transition from physical servers to virtual machines (VMs) in the cloud. Instead of many advantages, VMs remain several problems to employ effective utilization of physical computing resources, especially many-core accelerators. Even though GPGPU is a hopeful solution for high-load applications, existing methods to utilize GPUs from VMs are subjected to various restraints. In order to solve this problem, we propose a flexible method to share external computing resources by providing transparent access for data in the VMs. By committing commands to a computing host which processes the jobs as substitution, VMs can process high load jobs as necessary even if the VM has a tiny configuration. The computing host mounts the working directories in the VMs and enqueues jobs committed by the VMs. Experimental results show that the overhead of our implementation is sufficiently small in the low I/O load processes.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Cloud computing has rapid growth in enterprise and academic areas. Computing platform makes up the transition from physical servers to virtual machines (VMs) in the cloud. Instead of many advantages, VMs remain several problems to employ effective utilization of physical computing resources, especially many-core accelerators. Even though GPGPU is a hopeful solution for high-load applications, existing methods to utilize GPUs from VMs are subjected to various restraints. In order to solve this problem, we propose a flexible method to share external computing resources by providing transparent access for data in the VMs. By committing commands to a computing host which processes the jobs as substitution, VMs can process high load jobs as necessary even if the VM has a tiny configuration. The computing host mounts the working directories in the VMs and enqueues jobs committed by the VMs. Experimental results show that the overhead of our implementation is sufficiently small in the low I/O load processes. |
Yasin Oge; Masato Yoshimi; Takefumi Miyoshi; Hideyuki Kawashima; Hidetsugu Irie; Tsutomu Yoshinaga An Efficient and Scalable Implementation of Sliding-Window Aggregate Operator on FPGA Inproceedings In: 2013 First International Symposium on Computing and Networking(CANDAR'13), pp. 112-121, 2013. @inproceedings{CANDAR13Oge, title = {An Efficient and Scalable Implementation of Sliding-Window Aggregate Operator on FPGA}, author = {Yasin Oge and Masato Yoshimi and Takefumi Miyoshi and Hideyuki Kawashima and Hidetsugu Irie and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000218/9090000218.pdf}, year = {2013}, date = {2013-12-04}, booktitle = {2013 First International Symposium on Computing and Networking(CANDAR'13)}, pages = {112-121}, abstract = {This paper presents an efficient and scalable implementation of an FPGA-based accelerator for sliding-window aggregates over disordered data streams. With an increasing number of overlapping sliding-windows, the window aggregates have a serious scalability issue, especially when it comes to implementing them in parallel processing hardware (e.g., FPGAs). To address the issue, we propose a resource-efficient, scalable, and order-agnostic hardware design and its implementation by examining and integrating two key concepts, called Window-ID and Pane, which are originally proposed for software implementation, respectively. Evaluation results show that the proposed implementation scales well compared to the previous FPGA implementation in terms of both resource consumption and performance. The proposed design is fully pipelined and our implementation can process out-of-order data items, or tuples, at wire speed up to 200 million tuples per second.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } This paper presents an efficient and scalable implementation of an FPGA-based accelerator for sliding-window aggregates over disordered data streams. With an increasing number of overlapping sliding-windows, the window aggregates have a serious scalability issue, especially when it comes to implementing them in parallel processing hardware (e.g., FPGAs). To address the issue, we propose a resource-efficient, scalable, and order-agnostic hardware design and its implementation by examining and integrating two key concepts, called Window-ID and Pane, which are originally proposed for software implementation, respectively. Evaluation results show that the proposed implementation scales well compared to the previous FPGA implementation in terms of both resource consumption and performance. The proposed design is fully pipelined and our implementation can process out-of-order data items, or tuples, at wire speed up to 200 million tuples per second. |
Yasin Oge; Masato Yoshimi; Takefumi Miyoshi; Hideyuki Kawashima; Hidetsugu Irie; Tsutomu Yoshinaga Wire-Speed Implementation of Sliding-Window Aggregate Operator over Out-of-Order Data Streams Inproceedings In: IEEE 7th International Symposium on Embedded Multicore/Many-core SoCs (MCSoC-13), pp. 55-60, 2013. @inproceedings{MCSoC13Oge, title = {Wire-Speed Implementation of Sliding-Window Aggregate Operator over Out-of-Order Data Streams}, author = {Yasin Oge and Masato Yoshimi and Takefumi Miyoshi and Hideyuki Kawashima and Hidetsugu Irie and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000217/9090000217.pdf}, year = {2013}, date = {2013-09-26}, booktitle = {IEEE 7th International Symposium on Embedded Multicore/Many-core SoCs (MCSoC-13)}, pages = {55-60}, abstract = {This paper shows the design and evaluation of an FPGA-based accelerator for sliding-window aggregation over data streams with out-of-order data arrival. We propose an order-agnostic hardware implementation technique for windowing operators based on a one-pass query evaluation strategy called Window-ID, which is originally proposed for software implementation. The proposed implementation succeeds to process out-of-order data items, or tuples, at wire speed due to the simultaneous evaluations of overlapping sliding-windows. In order to verify the effectiveness of the proposed approach, we have also implemented an experimental system as a case study. Our experiments demonstrate that the proposed accelerator with a network interface achieves an effective throughput around 760 Mbps or equivalently nearly 6 million tuples per second, by fully utilizing the available bandwidth of the network interface.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } This paper shows the design and evaluation of an FPGA-based accelerator for sliding-window aggregation over data streams with out-of-order data arrival. We propose an order-agnostic hardware implementation technique for windowing operators based on a one-pass query evaluation strategy called Window-ID, which is originally proposed for software implementation. The proposed implementation succeeds to process out-of-order data items, or tuples, at wire speed due to the simultaneous evaluations of overlapping sliding-windows. In order to verify the effectiveness of the proposed approach, we have also implemented an experimental system as a case study. Our experiments demonstrate that the proposed accelerator with a network interface achieves an effective throughput around 760 Mbps or equivalently nearly 6 million tuples per second, by fully utilizing the available bandwidth of the network interface. |
Naoko Kanda; Daiki Sakuma; Masato Yoshimi; Tsutomu Yoshinaga; Hidetugu Irie Variable Color Environment System using Heart Rate Variability Inproceedings In: The 2013 International Conference on Bioinformatics & Computational Biology (BIOCOMP'13), 2013. @inproceedings{Biocomp13Kanda, title = {Variable Color Environment System using Heart Rate Variability}, author = {Naoko Kanda and Daiki Sakuma and Masato Yoshimi and Tsutomu Yoshinaga and Hidetugu Irie}, url = {http://www.worldacademyofscience.org/worldcomp13/ws/conferences/biocomp13}, year = {2013}, date = {2013-07-20}, booktitle = {The 2013 International Conference on Bioinformatics & Computational Biology (BIOCOMP'13)}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Takuya Kuhara; Takaaki Miyajima; Masato Yoshimi; Hideharu Amano An FPGA Acceleration for the Kd-tree Search in Photon Mapping Inproceedings In: 9th International Symposium on Applied Reconfigurable Computing, pp. 25-36, 2013. @inproceedings{ARC13Kuhara, title = {An FPGA Acceleration for the Kd-tree Search in Photon Mapping}, author = {Takuya Kuhara and Takaaki Miyajima and Masato Yoshimi and Hideharu Amano}, url = {http://link.springer.com/chapter/10.1007%2F978-3-642-36812-7_3}, year = {2013}, date = {2013-03-25}, booktitle = {9th International Symposium on Applied Reconfigurable Computing}, volume = {7806}, pages = {25-36}, abstract = {Photon mapping is a kind of rendering techniques which enables depicting complicated light concentrations for 3D graphics. Searching kd-tree of photons with k-near neighbor search (k-NN) requires a large amount of computations. As k-NN search includes high degree of parallelism, the operation can be accelerated by GPU and recent multi-core microprocessors. However, memory access bottleneck will limit their computation speed. Here, as an alternative approach, an FPGA implementation of k-NN search operation in kd-tree is proposed. In the proposed design, we maximized the effective throughput of the block RAM by connecting multiple Query Modules to both ports of RAM. Furthermore, an implementation of the discovery process of the max distance which is not depending on the number of Estimate-Photons is proposed. Through the implementation on Spartan6, Virtex6 and Virtex7, it appears that 26 fundamental modules can be mounted on Virtex7. As a result, the proposed module achieved the throughput of approximately 282 times as that of software execution at maximum.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Photon mapping is a kind of rendering techniques which enables depicting complicated light concentrations for 3D graphics. Searching kd-tree of photons with k-near neighbor search (k-NN) requires a large amount of computations. As k-NN search includes high degree of parallelism, the operation can be accelerated by GPU and recent multi-core microprocessors. However, memory access bottleneck will limit their computation speed. Here, as an alternative approach, an FPGA implementation of k-NN search operation in kd-tree is proposed. In the proposed design, we maximized the effective throughput of the block RAM by connecting multiple Query Modules to both ports of RAM. Furthermore, an implementation of the discovery process of the max distance which is not depending on the number of Estimate-Photons is proposed. Through the implementation on Spartan6, Virtex6 and Virtex7, it appears that 26 fundamental modules can be mounted on Virtex7. As a result, the proposed module achieved the throughput of approximately 282 times as that of software execution at maximum. |
ポスター発表
Hirotaka Kashihara; Hiroki Shimizu; Hiroyoshi Houchi; Masato Yoshimi; Tsutomu Yoshinaga; Hidetsugu Irie A Real Time Gait Improvement Tool Using a Smartphone Inproceedings In: Proceedings of the 4th Augmented Human International Conference (AH'13), pp. 243, ACM 2013. @inproceedings{AH13Kashihara, title = {A Real Time Gait Improvement Tool Using a Smartphone}, author = {Hirotaka Kashihara and Hiroki Shimizu and Hiroyoshi Houchi and Masato Yoshimi and Tsutomu Yoshinaga and Hidetsugu Irie}, year = {2013}, date = {2013-03-01}, booktitle = {Proceedings of the 4th Augmented Human International Conference (AH'13)}, pages = {243}, organization = {ACM}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
研究会(査読無し)
中島拓真; 吉見真聡; 入江英嗣; 吉永努 クラウド環境における透過的データアクセスと計算リソースの動的共有手法 Inproceedings In: 信学技報, pp. 91-96, 2013. @inproceedings{tnakajima-cpsy2013, title = {クラウド環境における透過的データアクセスと計算リソースの動的共有手法}, author = {中島拓真 and 吉見真聡 and 入江英嗣 and 吉永努}, year = {2013}, date = {2013-11-01}, booktitle = {信学技報}, volume = {113}, number = {282}, pages = {91-96}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
千竃航平; 岩崎央; 森田光貴; 吉見真聡; 入江英嗣; 吉永努 HMD端末単体で動作する指先認識アルゴリズムの性能評価 Inproceedings In: 信学技報, pp. 35–40, 千葉, 2013. @inproceedings{Chikamacpsy2013, title = {HMD端末単体で動作する指先認識アルゴリズムの性能評価}, author = {千竃航平 and 岩崎央 and 森田光貴 and 吉見真聡 and 入江英嗣 and 吉永努}, year = {2013}, date = {2013-10-03}, booktitle = {信学技報}, volume = {113}, number = {234}, pages = {35--40}, address = {千葉}, series = {CPSY2013-37}, abstract = {本研究では,光学シースルー方式 HMD に取り付けたカメラからユーザーの指の位置をマーカー無しで検出し,カメラとユーザーの視線のずれを補正して仮想平面上へ指と同じ位置にカーソルを表示する``AirTarget\'\'システムを端末単体で動作させた. HMDに映しだされた仮想オブジェクトや現実オブジェクトを指で直接指定できるようになるので，AirTargetシステムはウェアラブルコンピューティングの利用を促進することが期待できる． このときの指先認識の検出方法の改良，検出にかかる処理速度と遅延,検出精度,操作感の評価から,HMD 単体での動作に最適な実装を検討した. }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本研究では,光学シースルー方式 HMD に取り付けたカメラからユーザーの指の位置をマーカー無しで検出し,カメラとユーザーの視線のずれを補正して仮想平面上へ指と同じ位置にカーソルを表示する``AirTarget''システムを端末単体で動作させた. HMDに映しだされた仮想オブジェクトや現実オブジェクトを指で直接指定できるようになるので，AirTargetシステムはウェアラブルコンピューティングの利用を促進することが期待できる． このときの指先認識の検出方法の改良，検出にかかる処理速度と遅延,検出精度,操作感の評価から,HMD 単体での動作に最適な実装を検討した. |
岩崎央; 千竃航平; 森田光貴; 吉見真聡; 入江英嗣; 吉永努 光学シースルー方式HMDに適した直観的ジェスチャーUI Inproceedings In: 信学技報, pp. 41–46, 千葉, 2013. @inproceedings{Iwasakicpsy2013, title = {光学シースルー方式HMDに適した直観的ジェスチャーUI}, author = {岩崎央 and 千竃航平 and 森田光貴 and 吉見真聡 and 入江英嗣 and 吉永努}, year = {2013}, date = {2013-10-03}, booktitle = {信学技報}, volume = {113}, number = {234}, pages = {41--46}, address = {千葉}, series = {CPSY2013-38}, abstract = {本研究では，光学シースルー方式HMDに適した直観的ジェスチャーUIの検討を行う． HMDに投影されるオブジェクトに直接指先で触れるように操作できれば，HMDの可搬性や没入性を活かした新しいアプリケーションが実現する．本論文では，HMDに取り付けられているカメラから取得した画像に画像処理を行い，HMDに投影されるオブジェクトを直接指先で指し，指の本数を変化させることによるクリックジェスチャーを提案する．HMDにカメラを取り付け，取得画像に画像処理を行って指先の位置や本数を確認する． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本研究では，光学シースルー方式HMDに適した直観的ジェスチャーUIの検討を行う． HMDに投影されるオブジェクトに直接指先で触れるように操作できれば，HMDの可搬性や没入性を活かした新しいアプリケーションが実現する．本論文では，HMDに取り付けられているカメラから取得した画像に画像処理を行い，HMDに投影されるオブジェクトを直接指先で指し，指の本数を変化させることによるクリックジェスチャーを提案する．HMDにカメラを取り付け，取得画像に画像処理を行って指先の位置や本数を確認する． |
力翠湖; 眞島一貴; 藤原大輔; 吉見真聡; 吉永努; 入江 英嗣 プリフェッチ情報から再参照予測を行うキャッシュライン置き換えアルゴリズム Inproceedings In: 並列/分散/協調処理に関するサマー・ワークショップ(SWoPP2013), 2013. @inproceedings{ChikaraSWoPP13, title = {プリフェッチ情報から再参照予測を行うキャッシュライン置き換えアルゴリズム}, author = {力翠湖 and 眞島一貴 and 藤原大輔 and 吉見真聡 and 吉永努 and 入江 英嗣}, year = {2013}, date = {2013-08-01}, booktitle = {並列/分散/協調処理に関するサマー・ワークショップ(SWoPP2013)}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
入江英嗣; 山中崇弘; 佐保田誠; 吉見真聡; 吉永努 もしILPプロセッサのレジスタファイルが分散キーバリューストアになったら Inproceedings In: 情報処理学会研究報告, pp. 1–10, 2013. @inproceedings{IrieSWoPP13, title = {もしILPプロセッサのレジスタファイルが分散キーバリューストアになったら}, author = {入江英嗣 and 山中崇弘 and 佐保田誠 and 吉見真聡 and 吉永努}, year = {2013}, date = {2013-07-31}, booktitle = {情報処理学会研究報告}, volume = {2013-ARC-206}, number = {5}, pages = {1--10}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
佐久間大輝; 神田尚子; 吉見真聡; 吉永努; 入江英嗣 座位状態での心拍測定を用いたリアルタイムなストレス緩和システム Inproceedings In: マルチメディア、分散、協調とモバイル(DICOMO2013)シンポジウム, pp. 1188–1195, 2013. @inproceedings{Sakuma13DICOMO, title = {座位状態での心拍測定を用いたリアルタイムなストレス緩和システム}, author = {佐久間大輝 and 神田尚子 and 吉見真聡 and 吉永努 and 入江英嗣}, year = {2013}, date = {2013-07-10}, booktitle = {マルチメディア、分散、協調とモバイル(DICOMO2013)シンポジウム}, number = {5D-2}, pages = {1188--1195}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
黒田修平; 放地宏佳; 吉見真聡; 吉永努; 入江英嗣 相対座標を用いた運動指導システム Inproceedings In: マルチメディア、分散、協調とモバイル(DICOMO2013)シンポジウム, pp. 1475–1483, 2013. @inproceedings{Kuroda13DICOMO, title = {相対座標を用いた運動指導システム}, author = {黒田修平 and 放地宏佳 and 吉見真聡 and 吉永努 and 入江英嗣}, year = {2013}, date = {2013-07-10}, booktitle = {マルチメディア、分散、協調とモバイル(DICOMO2013)シンポジウム}, number = {6D-3}, pages = {1475--1483}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
小野澤清人; 芝星帆; 吉永努; 入江 英嗣 タッチ指示によるお供ロボットナビゲーション Inproceedings In: マルチメディア、分散、協調とモバイル(DICOMO2013)シンポジウム, pp. 1897–1904, 2013. @inproceedings{Onozawa13DICOMO, title = {タッチ指示によるお供ロボットナビゲーション}, author = {小野澤清人 and 芝星帆 and 吉永努 and 入江 英嗣}, year = {2013}, date = {2013-07-10}, booktitle = {マルチメディア、分散、協調とモバイル(DICOMO2013)シンポジウム}, number = {8D-3}, pages = {1897--1904}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
稲場朋大; 放地宏佳; 藤原大輔; 眞島一貴; 吉見真聡; 入江英嗣; 吉永努 配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナーのための熱評価手法 Inproceedings In: 配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナーのための熱評価手法, (Ed.): 情報処理学会研究報告, pp. 1-5, 情報処理学会, 2013. @inproceedings{ARC13Inaba, title = {配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナーのための熱評価手法}, author = {稲場朋大 and 放地宏佳 and 藤原大輔 and 眞島一貴 and 吉見真聡 and 入江英嗣 and 吉永努}, editor = {配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナーのための熱評価手法}, url = {https://ipsj.ixsq.nii.ac.jp/ej/?action=pages_view_main&active_action=repository_view_main_item_detail&item_id=89441&item_no=1&page_id=13&block_id=8}, year = {2013}, date = {2013-01-24}, booktitle = {情報処理学会研究報告}, volume = {2013-ARC-203}, number = {12}, pages = {1-5}, publisher = {情報処理学会}, abstract = {半導体の電力性能比を向上させる技術として，プロセスの微細化に加え， 3 次元積層が有効に働くことが報告されている．マイクロプロセッサの設計においても 3 次元化による様々な利点が期待される一方で，積層が生じさせる熱の扱いは重要な課題となっている．我々は，スイッチングアクティビティに基づいて配線長を決定し，省電力なフロアプランを得る 3 次元用モジュールマッパーを開発している．本研究報告では，熱密度のバランスと最大温度の削減を目的として，フロアプランナーに熱評価を導入し，得られた配置について議論する．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 半導体の電力性能比を向上させる技術として，プロセスの微細化に加え， 3 次元積層が有効に働くことが報告されている．マイクロプロセッサの設計においても 3 次元化による様々な利点が期待される一方で，積層が生じさせる熱の扱いは重要な課題となっている．我々は，スイッチングアクティビティに基づいて配線長を決定し，省電力なフロアプランを得る 3 次元用モジュールマッパーを開発している．本研究報告では，熱密度のバランスと最大温度の削減を目的として，フロアプランナーに熱評価を導入し，得られた配置について議論する． |
Yasin Oge; Masato Yoshimi; Takefumi Miyoshi; Hideyuki Kawashima; Hidetsugu Irie; Tsutomu Yoshinaga FPGA-based Implementation of Sliding-Window Aggregates over Disordered Data Streams Inproceedings In: 信学技報, pp. 105-110, 電子情報通信学会, 横浜, 2013. @inproceedings{CPSY13Oge, title = {FPGA-based Implementation of Sliding-Window Aggregates over Disordered Data Streams}, author = {Yasin Oge and Masato Yoshimi and Takefumi Miyoshi and Hideyuki Kawashima and Hidetsugu Irie and Tsutomu Yoshinaga}, year = {2013}, date = {2013-01-17}, booktitle = {信学技報}, volume = {IEICE-112}, number = {IEICE-CPSY2012-74}, pages = {105-110}, publisher = {電子情報通信学会}, address = {横浜}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読無し)
黒田修平 ; 吉永努; 入江英嗣 手本データを自動抽出する運動指導システム Inproceedings In: 第21回インタラクティブシステムとソフトウェアに関するワークショップ（WISS2013）, pp. 199, 2013. @inproceedings{Kuroda13WISS, title = {手本データを自動抽出する運動指導システム}, author = {黒田修平 and 吉永努 and 入江英嗣}, year = {2013}, date = {2013-12-04}, booktitle = {第21回インタラクティブシステムとソフトウェアに関するワークショップ（WISS2013）}, number = {Day3-A-7}, pages = {199}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
入江英嗣 配線アクティビティを考慮した3次元フロアプランナー Inproceedings In: STARCワークショップ2013講演予稿集「学の研究シーズと産の技術ニーズのマッチングで見晴かす未来の半導体とその限りなき応用分野」, pp. 82–83, 株式会社半導体理工学研究センター(STARC) 株式会社半導体理工学研究センター(STARC), 新横浜国際ホテル南館, 2013. @inproceedings{STARCWS13Irie, title = {配線アクティビティを考慮した3次元フロアプランナー}, author = {入江英嗣}, year = {2013}, date = {2013-09-12}, booktitle = {STARCワークショップ2013講演予稿集「学の研究シーズと産の技術ニーズのマッチングで見晴かす未来の半導体とその限りなき応用分野」}, pages = {82--83}, publisher = {株式会社半導体理工学研究センター(STARC)}, address = {新横浜国際ホテル南館}, organization = {株式会社半導体理工学研究センター(STARC)}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
吉見真聡; 入江英嗣; 吉永努 FPGAを用いた分散処理用オフロードエンジンの開発 Inproceedings In: STARCワークショップ2013講演予稿集「学の研究シーズと産の技術ニーズのマッチングで見晴かす未来の半導体とその限りなき応用分野」, pp. 96–97, 株式会社半導体理工学研究センター(STARC) 株式会社半導体理工学研究センター(STARC), 新横浜国際ホテル南館, 2013. @inproceedings{STARCWS13Yoshimi, title = {FPGAを用いた分散処理用オフロードエンジンの開発}, author = {吉見真聡 and 入江英嗣 and 吉永努}, year = {2013}, date = {2013-09-12}, booktitle = {STARCワークショップ2013講演予稿集「学の研究シーズと産の技術ニーズのマッチングで見晴かす未来の半導体とその限りなき応用分野」}, pages = {96--97}, publisher = {株式会社半導体理工学研究センター(STARC)}, address = {新横浜国際ホテル南館}, organization = {株式会社半導体理工学研究センター(STARC)}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2012
論文誌(査読有り)
Yasin Oge; Takefumi Miyoshi; Hideyuki Kawashima; Tsutomu Yoshinaga Design and Implementation of a Handshake Join Architecture on FPGA Journal Article In: IEICE TRANSACTIONS on Information and Systems, E95-D (12), pp. 2919-2927, 2012. @article{IEICE15Oge, title = {Design and Implementation of a Handshake Join Architecture on FPGA}, author = {Yasin Oge and Takefumi Miyoshi and Hideyuki Kawashima and Tsutomu Yoshinaga}, url = {http://search.ieice.org/bin/summary.php?id=e95-d_12_2919}, year = {2012}, date = {2012-12-01}, journal = {IEICE TRANSACTIONS on Information and Systems}, volume = {E95-D}, number = {12}, pages = {2919-2927}, abstract = {A novel design is proposed to implement highly parallel stream join operators on a field-programmable gate array (FPGA), by examining handshake join algorithm for hardware implementation. The proposed design is evaluated in terms of the hardware resource usage, the maximum clock frequency, and the performance. Experimental results indicate that the proposed implementation can handle considerably high input rates, especially at low match rates. Results of simulation conducted to optimize size of buffers included in join and merge units give a new intuition regarding static and adaptive buffer tuning in handshake join.}, keywords = {}, pubstate = {published}, tppubtype = {article} } A novel design is proposed to implement highly parallel stream join operators on a field-programmable gate array (FPGA), by examining handshake join algorithm for hardware implementation. The proposed design is evaluated in terms of the hardware resource usage, the maximum clock frequency, and the performance. Experimental results indicate that the proposed implementation can handle considerably high input rates, especially at low match rates. Results of simulation conducted to optimize size of buffers included in join and merge units give a new intuition regarding static and adaptive buffer tuning in handshake join. |
Hidetsugu IRIE, Takefumi MIYOSHI, Goki HONJO, Kei HIRAKI Tsugomu YOSHINAGA Using Cacheline Reuse Characteristics for Prefetcher Throttling Journal Article In: IEICE TRANSACTIONS on Information and Systems, E95-D (12), pp. 2928-2938, 2012, ISBN: 1745-1361. @article{IRIE2012, title = {Using Cacheline Reuse Characteristics for Prefetcher Throttling}, author = {Hidetsugu IRIE, Takefumi MIYOSHI, Goki HONJO, Kei HIRAKI Tsugomu YOSHINAGA}, url = {http://search.ieice.org/bin/summary.php?id=e95-d_12_2928}, isbn = {1745-1361}, year = {2012}, date = {2012-12-01}, journal = {IEICE TRANSACTIONS on Information and Systems}, volume = {E95-D}, number = {12}, pages = {2928-2938}, abstract = {One of the significant issues of processor architecture is to overcome memory latency. Prefetching can greatly improve cache performance, but it has the drawback of cache pollution, unless its aggressiveness is properly set. Several techniques that have been proposed for prefetcher throttling use accuracy as a metric, but their robustness were not sufficient because of the variations in programs\' working set sizes and cache capacities. In this study, we revisit prefetcher throttling from the viewpoint of data lifetime. Exploiting the characteristics of cache line reuse, we propose Cache-Convection-Control-based Prefetch Optimization Plus (CCCPO+), which enhances the feedback algorithm of our previous CCCPO. Evaluation results showed that this novel approach achieved a 30% improvement over no prefetching in the geometric mean of the SPEC CPU 2006 benchmark suite with 256 KB LLC, 1.8% over the latest prefetcher throttling, and 0.5% over our previous CCCPO. Moreover, it showed superior stability compared to related works, while lowering the hardware cost.}, keywords = {}, pubstate = {published}, tppubtype = {article} } One of the significant issues of processor architecture is to overcome memory latency. Prefetching can greatly improve cache performance, but it has the drawback of cache pollution, unless its aggressiveness is properly set. Several techniques that have been proposed for prefetcher throttling use accuracy as a metric, but their robustness were not sufficient because of the variations in programs' working set sizes and cache capacities. In this study, we revisit prefetcher throttling from the viewpoint of data lifetime. Exploiting the characteristics of cache line reuse, we propose Cache-Convection-Control-based Prefetch Optimization Plus (CCCPO+), which enhances the feedback algorithm of our previous CCCPO. Evaluation results showed that this novel approach achieved a 30% improvement over no prefetching in the geometric mean of the SPEC CPU 2006 benchmark suite with 256 KB LLC, 1.8% over the latest prefetcher throttling, and 0.5% over our previous CCCPO. Moreover, it showed superior stability compared to related works, while lowering the hardware cost. |
国際会議(査読有り)
口頭発表
Hidetsugu Irie; Daisuke Fujiwara; Kazuki Majima; Tsutomu Yoshinaga STRAIGHT: Realizing a Lightweight Large Instruction Window by using Eventually Consistent Distributed Registers Inproceedings In: International Workshop on Challenges on Massively Parallel Processors, pp. 336-342, Okinawa, 2012. @inproceedings{ICNC12Irie, title = {STRAIGHT: Realizing a Lightweight Large Instruction Window by using Eventually Consistent Distributed Registers}, author = {Hidetsugu Irie and Daisuke Fujiwara and Kazuki Majima and Tsutomu Yoshinaga}, url = {http://www.ic-nc.org/workshops}, year = {2012}, date = {2012-12-08}, booktitle = {International Workshop on Challenges on Massively Parallel Processors}, pages = {336-342}, address = {Okinawa}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Akira Egashira, Shunji Satoh, Hidetsugu Irie; Tsutomu Yoshinaga Parallel Numerical Simulation of Visual Neurons for Analysis of Optical Illusion Journal Article In: Networking and Computing (ICNC), 2012 Third International Conference on, pp. 130-136, 2012, ISBN: 978-1-4673-4624-5. @article{Egashira2012, title = {Parallel Numerical Simulation of Visual Neurons for Analysis of Optical Illusion}, author = {Akira Egashira, Shunji Satoh, Hidetsugu Irie and Tsutomu Yoshinaga}, url = {http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6424553&tag=1}, isbn = {978-1-4673-4624-5}, year = {2012}, date = {2012-12-06}, journal = {Networking and Computing (ICNC), 2012 Third International Conference on}, pages = {130-136}, abstract = {Detailed mechanism of optical illusion caused by visual neurons in human brain has not been well understood, and its numerical simulation is helpful to analyze visual system of humans. This paper describes implementation techniques of parallel numerical simulation to help understanding optical illusion by using a GPU-accelerated PC cluster. Our parallel acceleration techniques include following three points. Firstly, input images of the numerical simulation is efficiently calculated by dividing it images for multiple computation nodes using MPI (Message Passing Interface). Secondly, convolution, which is dominated computation for the optical flow, is accelerated by GPU. Finally, an algorithm to compute convolution specified to analyze optical illusion is proposed to speed up the simulation. Our experimental results show an interesting insight that values of optical flow for images causing optical illusion are quite different compared to that does not cause the optical illusion. We also demonstrate that our implementation of simulation works efficiently on the GPU-accelerated PC cluster.}, keywords = {}, pubstate = {published}, tppubtype = {article} } Detailed mechanism of optical illusion caused by visual neurons in human brain has not been well understood, and its numerical simulation is helpful to analyze visual system of humans. This paper describes implementation techniques of parallel numerical simulation to help understanding optical illusion by using a GPU-accelerated PC cluster. Our parallel acceleration techniques include following three points. Firstly, input images of the numerical simulation is efficiently calculated by dividing it images for multiple computation nodes using MPI (Message Passing Interface). Secondly, convolution, which is dominated computation for the optical flow, is accelerated by GPU. Finally, an algorithm to compute convolution specified to analyze optical illusion is proposed to speed up the simulation. Our experimental results show an interesting insight that values of optical flow for images causing optical illusion are quite different compared to that does not cause the optical illusion. We also demonstrate that our implementation of simulation works efficiently on the GPU-accelerated PC cluster. |
Yasin Oge; Takefumi Miyoshi; Hideyuki Kawashima; Tsutomu Yoshinaga Design and Implementation of a Merging Network Architecture for Handshake Join Operator on FPGA Inproceedings In: IEEE 6th International Symposium on Embedded Multicore SoCs (MCSoC-12), pp. 84-91, 2012. @inproceedings{MCSoC12Oge, title = {Design and Implementation of a Merging Network Architecture for Handshake Join Operator on FPGA}, author = {Yasin Oge and Takefumi Miyoshi and Hideyuki Kawashima and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000045/9090000045.pdf}, year = {2012}, date = {2012-09-20}, booktitle = {IEEE 6th International Symposium on Embedded Multicore SoCs (MCSoC-12)}, pages = {84-91}, abstract = {A novel merging network architecture is proposed for a handshake join operator in order to achieve much higher data throughput than ever before. Handshake join is a highly parallelized algorithm for window-based stream joins. Result collection performed by a merging network is a significant design issue for the handshake join operator because the merging network becomes an overwhelming bottleneck for scalable performance. To address the issue, an adaptive merging network is proposed for hardware implementation of the algorithm. The proposed architecture is implemented on an FPGA and it is evaluated in terms of the hardware resource usage, the maximum clock frequency, and the performance. Experimental results demonstrate up to 16.3 times higher throughput than nested loops-style join implementation without dropping any tuples. To the best of our knowledge, this is the best performance for handshake join operator implemented on an FPGA.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } A novel merging network architecture is proposed for a handshake join operator in order to achieve much higher data throughput than ever before. Handshake join is a highly parallelized algorithm for window-based stream joins. Result collection performed by a merging network is a significant design issue for the handshake join operator because the merging network becomes an overwhelming bottleneck for scalable performance. To address the issue, an adaptive merging network is proposed for hardware implementation of the algorithm. The proposed architecture is implemented on an FPGA and it is evaluated in terms of the hardware resource usage, the maximum clock frequency, and the performance. Experimental results demonstrate up to 16.3 times higher throughput than nested loops-style join implementation without dropping any tuples. To the best of our knowledge, this is the best performance for handshake join operator implemented on an FPGA. |
Yicheng Guan, CISSE AHMADOU DIT ADI, Takefumi Miyoshi, Michihiro Koibuchi, Hidetsugu Irie; Tsutomu Yoshinaga Throttling Control for Bufferless Routing in On-Chip Networks Inproceedings In: Embedded Multicore Socs (MCSoC), 2012 IEEE 6th International Symposium on, pp. 37-44, 2012, ISBN: 978-0-7695-4800-5. @inproceedings{Guan2012, title = {Throttling Control for Bufferless Routing in On-Chip Networks}, author = {Yicheng Guan, CISSE AHMADOU DIT ADI, Takefumi Miyoshi, Michihiro Koibuchi, Hidetsugu Irie and Tsutomu Yoshinaga}, isbn = {978-0-7695-4800-5}, year = {2012}, date = {2012-07-20}, booktitle = {Embedded Multicore Socs (MCSoC), 2012 IEEE 6th International Symposium on}, journal = {Embedded Multicore Socs (MCSoC), 2012 IEEE 6th International Symposium on}, pages = {37-44}, abstract = {As the number of core integration on a single die grows, buffers consume significant energy, and occupy chip area. A bufferless deflection routing that eliminates router\'s input-port buffers can considerably help saving energy and chip area while providing similar performance of existing buffered routing, especially for low-to-medium network loads. However when congestion increases, the bufferless frequently causes flits deflections, and misrouting leading to a degradation of network performance. In this paper, we propose IRT(Injection Rate Throttling), a local throttling mechanism that reduces deflection and misrouting for high-load bufferless networks. IRT provides injection rate control independently for each network node, allowing to reduce network congestion. Our simulation results based on a cycle-accurate simulator show that using IRT, IRT reduces average transmission latency by 8.65% compared to traditional bufferless routing.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } As the number of core integration on a single die grows, buffers consume significant energy, and occupy chip area. A bufferless deflection routing that eliminates router's input-port buffers can considerably help saving energy and chip area while providing similar performance of existing buffered routing, especially for low-to-medium network loads. However when congestion increases, the bufferless frequently causes flits deflections, and misrouting leading to a degradation of network performance. In this paper, we propose IRT(Injection Rate Throttling), a local throttling mechanism that reduces deflection and misrouting for high-load bufferless networks. IRT provides injection rate control independently for each network node, allowing to reduce network congestion. Our simulation results based on a cycle-accurate simulator show that using IRT, IRT reduces average transmission latency by 8.65% compared to traditional bufferless routing. |
Takefumi Miyoshi, Keigo Shima, Masaaki Kondo, Hidetsugu Irie, Hiroki Honda,; Tsutomu Yoshinaga FLAT: a GPU programming framework to provide embedded MPI Inproceedings In: In Proceedings of the 5th Annual Workshop on General Purpose Processing with Graphics Processing Units (GPGPU-5), pp. 20-29, 2012, ISBN: 978-1-4503-1233-2. @inproceedings{Miyoshi2012b, title = {FLAT: a GPU programming framework to provide embedded MPI}, author = {Takefumi Miyoshi, Keigo Shima, Masaaki Kondo, Hidetsugu Irie, Hiroki Honda, and Tsutomu Yoshinaga}, url = {http://dl.acm.org/citation.cfm?id=2159433}, isbn = {978-1-4503-1233-2}, year = {2012}, date = {2012-03-03}, booktitle = {In Proceedings of the 5th Annual Workshop on General Purpose Processing with Graphics Processing Units (GPGPU-5)}, journal = {In Proceedings of the 5th Annual Workshop on General Purpose Processing with Graphics Processing Units (GPGPU-5), David Kaeli, John Cavazos, and Enqiang Sun (Eds.). ACM, New York, NY, USA, }, pages = {20-29}, abstract = {For leveraging multiple GPUs in a cluster system, it is necessary to assign application tasks to multiple GPUs and execute those tasks with appropriately using communication primitives to handle data transfer among GPUs. In current GPU programming models, communication primitives such as MPI functions cannot be used within GPU kernels. Instead, such functions should be used in the CPU code. Therefore, programmer must handle both GPU kernel and CPU code for data communications. This makes GPU programming and its optimization very difficult. In this paper, we propose a programming framework named FLAT which enables programmers to use MPI functions within GPU kernels. Our framework automatically transforms MPI functions written in a GPU kernel into runtime routines executed on the CPU. The execution model and the implementation of FLAT are described, and the applicability of FLAT in terms of scalability and programmability is discussed. We also evaluate the performance of FLAT. The result shows that FLAT achieves good scalability for intended applications.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } For leveraging multiple GPUs in a cluster system, it is necessary to assign application tasks to multiple GPUs and execute those tasks with appropriately using communication primitives to handle data transfer among GPUs. In current GPU programming models, communication primitives such as MPI functions cannot be used within GPU kernels. Instead, such functions should be used in the CPU code. Therefore, programmer must handle both GPU kernel and CPU code for data communications. This makes GPU programming and its optimization very difficult. In this paper, we propose a programming framework named FLAT which enables programmers to use MPI functions within GPU kernels. Our framework automatically transforms MPI functions written in a GPU kernel into runtime routines executed on the CPU. The execution model and the implementation of FLAT are described, and the applicability of FLAT in terms of scalability and programmability is discussed. We also evaluate the performance of FLAT. The result shows that FLAT achieves good scalability for intended applications. |
研究会(査読無し)
放地 宏佳, 三好 健文, 入江 英嗣, 吉永 努 ネットワークコンピューティングのための包括的マッシュアップフレームワークIDUMOの設計 Inproceedings In: マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム, pp. 1573-1582, 2012. @inproceedings{宏佳2012, title = {ネットワークコンピューティングのための包括的マッシュアップフレームワークIDUMOの設計}, author = {放地 宏佳, 三好 健文, 入江 英嗣, 吉永 努}, url = {http://www.dicomo.org/2012/program/6E_abst.html#6E-1}, year = {2012}, date = {2012-07-05}, booktitle = {マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム}, volume = {セッション 6E アプリケーションフレームワーク}, pages = {1573-1582}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
入江 英嗣, 放地 宏佳, 小木 真人, 樫原 裕大, 芝 星帆, 眞島 一貴 AirTarget: 光学シースルー方式HMDとマーカレス画像認識による高可搬性実世界志向インターフェース Inproceedings In: 国際ワークショップIWMST 2012, 2012. @inproceedings{英嗣2012b, title = {AirTarget: 光学シースルー方式HMDとマーカレス画像認識による高可搬性実世界志向インターフェース}, author = {入江 英嗣, 放地 宏佳, 小木 真人, 樫原 裕大, 芝 星帆, 眞島 一貴}, url = {http://www.dicomo.org/2012/program/5E_abst.html#5E-4}, year = {2012}, date = {2012-07-05}, booktitle = {国際ワークショップIWMST 2012}, volume = {セッション 5E ユーザインタフェース2}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
小木 真人, 大木 裕太, 吉永 努, 入江 英嗣 レーザー光を利用したデバイス間通信における直観的な接続方法の提案 Inproceedings In: マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム, pp. 1027-1033, 2012. @inproceedings{真人2012, title = {レーザー光を利用したデバイス間通信における直観的な接続方法の提案}, author = {小木 真人, 大木 裕太, 吉永 努, 入江 英嗣}, url = {http://www.dicomo.org/2012/program/4E_abst.html#4E-4}, year = {2012}, date = {2012-07-05}, booktitle = {マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム}, volume = {セッション 5E ユーザインタフェース2}, pages = {1027-1033}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
樫原 裕大, 清水 裕基, 吉永 努, 入江 英嗣 スマートフォンによる歩行動作分析の評価 Inproceedings In: マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム, pp. 165-172, 2012. @inproceedings{裕大2012, title = {スマートフォンによる歩行動作分析の評価}, author = {樫原 裕大, 清水 裕基, 吉永 努, 入江 英嗣}, url = {http://www.dicomo.org/2012/program/1E_abst.html#1E-4}, year = {2012}, date = {2012-07-04}, booktitle = {マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム}, journal = {マルチメディア，分散，協調とモバイル(DICOMO2012)シンポジウム}, volume = {セッション 1E 行動認識}, pages = {165-172}, abstract = {我々はスマートフォンに内蔵された加速度センサを用い，健常者が日常生活におい て手軽に歩行動作分析を行い，悪い歩行であった時に警告音が鳴るというアプリケー ションツールを開発した．本論文では，悪い歩行であった時，及び良い歩行であった 時の警告率を求めたことで，このツールの有用性を評価した．また歩行の悪い癖を発 見し，改善方法を指摘するという機能を追加することを目的とし，様々なシチュエー ションを考慮した検証を行った．結果歩行の悪い癖において，重力方向の加速度に特 徴的な様子を捉えることができた．この特徴をもとに，歩行の悪癖を指摘する機能を 追加することが可能となった．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 我々はスマートフォンに内蔵された加速度センサを用い，健常者が日常生活におい て手軽に歩行動作分析を行い，悪い歩行であった時に警告音が鳴るというアプリケー ションツールを開発した．本論文では，悪い歩行であった時，及び良い歩行であった 時の警告率を求めたことで，このツールの有用性を評価した．また歩行の悪い癖を発 見し，改善方法を指摘するという機能を追加することを目的とし，様々なシチュエー ションを考慮した検証を行った．結果歩行の悪い癖において，重力方向の加速度に特 徴的な様子を捉えることができた．この特徴をもとに，歩行の悪癖を指摘する機能を 追加することが可能となった． |
その他
ポスター発表(査読無し)
神田 尚子，佐久間大輝，吉永 努，入江 英嗣 色彩環境下での心拍変動との作業能率の相関に関する検討 Inproceedings In: 第20回インタラクティブシステムとソフトウェアに関するワークショップ(WISS2012), pp. 231-232, 2012. @inproceedings{英嗣2012, title = {色彩環境下での心拍変動との作業能率の相関に関する検討}, author = {神田 尚子，佐久間大輝，吉永 努，入江 英嗣}, year = {2012}, date = {2012-12-07}, booktitle = {第20回インタラクティブシステムとソフトウェアに関するワークショップ(WISS2012)}, pages = {231-232}, abstract = {我々は, 心拍変動からユーザの作業能率を予測した結果に基づいて, リアルタイムに作業環境の色彩を変換し, 作業能率を向上させるシステムを提案する. 本提案では, 従来指摘されているような, 心拍変動と作業能率の相関, 色彩と心拍変動の相関を利用し, ユーザの心拍変動を望ましい状態へ促すように色彩を変更する. このようなフィードバックのため, 心拍変動と作業能率の相関を検証した. 加えて, 赤, 緑, 青の色彩環境について作業能率の時間変化, および心拍変動を観察した. 実験では, HF 成分, LF/HF 比とクレペリン検査の成績の相関について試行毎のばらつきが大きく, 一定の傾向とはならなかったが, フィードバックに利用できると思われる傾向が見られた.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 我々は, 心拍変動からユーザの作業能率を予測した結果に基づいて, リアルタイムに作業環境の色彩を変換し, 作業能率を向上させるシステムを提案する. 本提案では, 従来指摘されているような, 心拍変動と作業能率の相関, 色彩と心拍変動の相関を利用し, ユーザの心拍変動を望ましい状態へ促すように色彩を変更する. このようなフィードバックのため, 心拍変動と作業能率の相関を検証した. 加えて, 赤, 緑, 青の色彩環境について作業能率の時間変化, および心拍変動を観察した. 実験では, HF 成分, LF/HF 比とクレペリン検査の成績の相関について試行毎のばらつきが大きく, 一定の傾向とはならなかったが, フィードバックに利用できると思われる傾向が見られた. |
芝 星帆, 入江 英嗣, 吉永 努 顔検出とエッジ抽出を利用した自撮り支援システムの提案 Inproceedings In: 第20回インタラクティブシステムとソフトウェアに関するワークショップ(WISS2012), pp. 229-230, 2012. @inproceedings{星帆2012, title = {顔検出とエッジ抽出を利用した自撮り支援システムの提案}, author = {芝 星帆, 入江 英嗣, 吉永 努}, year = {2012}, date = {2012-12-07}, booktitle = {第20回インタラクティブシステムとソフトウェアに関するワークショップ(WISS2012)}, pages = {229-230}, abstract = {携帯端末に備わるカメラが持つ解像度の飛躍的な向上したことにより, 個人の様々な行動のライフログとして自分の写真を撮り, 公開することが一般的となった. しかし, 自撮りで鮮明な顔写真を撮影することはライブビューを確認できないため難しい. 本稿では常に顔が中心にある鮮明な自撮り写真を容易に撮影できるシステムを提案する. 本システムでは, 顔の前でカメラを左右に振って複数の画像を取得し, それらの画像群において顔が中心にあり正面を向いている画像を選択する. 同じ視点, 同じ距離から撮影された画像においては, エッジが強い画像が鮮明な画像となる. それにより顔領域からエッジを抽出し最も鮮明な画像を選出する. 本システムを利用し複数の被験者が自撮りで写真を撮影したところ, 顔が中心にある鮮明な写真を全員が取得できた. また, 本システムをカメラ付き小型飛行ロボットへ実装し, 自律飛行により両手でポージングした自撮り写真が撮影できる手法を開発した.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 携帯端末に備わるカメラが持つ解像度の飛躍的な向上したことにより, 個人の様々な行動のライフログとして自分の写真を撮り, 公開することが一般的となった. しかし, 自撮りで鮮明な顔写真を撮影することはライブビューを確認できないため難しい. 本稿では常に顔が中心にある鮮明な自撮り写真を容易に撮影できるシステムを提案する. 本システムでは, 顔の前でカメラを左右に振って複数の画像を取得し, それらの画像群において顔が中心にあり正面を向いている画像を選択する. 同じ視点, 同じ距離から撮影された画像においては, エッジが強い画像が鮮明な画像となる. それにより顔領域からエッジを抽出し最も鮮明な画像を選出する. 本システムを利用し複数の被験者が自撮りで写真を撮影したところ, 顔が中心にある鮮明な写真を全員が取得できた. また, 本システムをカメラ付き小型飛行ロボットへ実装し, 自律飛行により両手でポージングした自撮り写真が撮影できる手法を開発した. |
ing Qiu, Cisse Ahmadou Dit Adi, Hidetsugu Irie, Tsutomu Yoshinaga A Token-based Fully Photonic Network-on-Chip with Dynamic Wavelength Allocation Inproceedings In: IWMST 2012 (International Workshop on Modern Science and Technology), 2012. @inproceedings{ingQiu2012, title = {A Token-based Fully Photonic Network-on-Chip with Dynamic Wavelength Allocation}, author = {ing Qiu, Cisse Ahmadou Dit Adi, Hidetsugu Irie, Tsutomu Yoshinaga}, url = {http://www.uec.ac.jp/news/event/2012/20120412-1.html}, year = {2012}, date = {2012-08-30}, booktitle = {IWMST 2012 (International Workshop on Modern Science and Technology)}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2011
論文誌(査読有り)
三好健文; 寺田祐太; 川島英之; 吉永努 ウィンドウ結合演算子のFPGAによる実現 Journal Article In: 電子情報通信学会論文誌B, Vol.J94-B (No.10), pp. pp.1313-1322, 2011. @article{windows_miyoshi, title = {ウィンドウ結合演算子のFPGAによる実現}, author = {三好健文 and 寺田祐太 and 川島英之 and 吉永努}, url = {http://search.ieice.org/bin/summary.php?id=j94-b_10_1313&category=B&year=2011&lang=J&abst=}, year = {2011}, date = {2011-10-01}, journal = {電子情報通信学会論文誌B}, volume = {Vol.J94-B}, number = {No.10}, pages = {pp.1313-1322}, abstract = {本論文では,ストリームデータのウィンドウ結合をFPGA上に実現する手法とアーキテクチャを提案する.提案アーキテクチャは二つのストリームデータの処理を並列に行い,かつそれをパイプライン処理することで高性能化を実現する.提案アーキテクチャは,2^<16>個のタプルに関するウィンドウ結合を実現し,1ms周期で発生するストリームデータを処理できることを示す.高性能化に起因して,出力結果タプルが欠落する問題が生じることを述べ,提案するアドミッション制御機構によりその問題を防ぐことを示す.}, keywords = {}, pubstate = {published}, tppubtype = {article} } 本論文では,ストリームデータのウィンドウ結合をFPGA上に実現する手法とアーキテクチャを提案する.提案アーキテクチャは二つのストリームデータの処理を並列に行い,かつそれをパイプライン処理することで高性能化を実現する.提案アーキテクチャは,2^<16>個のタプルに関するウィンドウ結合を実現し,1ms周期で発生するストリームデータを処理できることを示す.高性能化に起因して,出力結果タプルが欠落する問題が生じることを述べ,提案するアドミッション制御機構によりその問題を防ぐことを示す. |
三好 健文; 寺田 祐太; 川島 英之; 吉永努 ストリーム処理エンジン向け動的再構成可能プロセッサアーキテクチャの設計 Journal Article In: 報処理学会論文誌(トランザクション) - 論文誌 データベース(TOD), 4 (2), pp. 35 – 51, 2011. @article{miyoshiipsj2011b, title = {ストリーム処理エンジン向け動的再構成可能プロセッサアーキテクチャの設計}, author = {三好 健文 and 寺田 祐太 and 川島 英之 and 吉永努}, url = {https://ipsj.ixsq.nii.ac.jp/ej/index.php?active_action=repository_view_main_item_detail&page_id=13&block_id=8&item_id=74652&item_no=1}, year = {2011}, date = {2011-07-01}, journal = {報処理学会論文誌(トランザクション) - 論文誌 データベース(TOD)}, volume = {4}, number = {2}, pages = {35 -- 51}, abstract = {動的再構成可能ストリーム処理エンジンDR-SPEのプロセッサアーキテクチャを提案する．ストリーム処理エンジンは，ときどき刻々と変化するデータの流れであるストリームデータに対して，SQLライクな宣言的クエリ言語を用いて，関係演算や算術演算を適用できる．DR-SPEは並列処理による高い処理性能を実現すると同時に，高速なクエリ登録や演算子実行順序切換えをサポートする専用ハードウェアによるストリーム処理エンジンである．DR-SPEが提供する演算子は，Streams on Wiresと同等である．本論文では，提案するアーキテクチャをFPGA XC6VLX240T-1上に実装し，クエリの構成時間および処理性能を評価する．評価の結果は，DR-SPEはStreams on Wiresと同等のスループットを実現しながら，85μ秒でクエリを構成できることを示す． }, keywords = {}, pubstate = {published}, tppubtype = {article} } 動的再構成可能ストリーム処理エンジンDR-SPEのプロセッサアーキテクチャを提案する．ストリーム処理エンジンは，ときどき刻々と変化するデータの流れであるストリームデータに対して，SQLライクな宣言的クエリ言語を用いて，関係演算や算術演算を適用できる．DR-SPEは並列処理による高い処理性能を実現すると同時に，高速なクエリ登録や演算子実行順序切換えをサポートする専用ハードウェアによるストリーム処理エンジンである．DR-SPEが提供する演算子は，Streams on Wiresと同等である．本論文では，提案するアーキテクチャをFPGA XC6VLX240T-1上に実装し，クエリの構成時間および処理性能を評価する．評価の結果は，DR-SPEはStreams on Wiresと同等のスループットを実現しながら，85μ秒でクエリを構成できることを示す． |
Cisse Ahmadou Dit ADI; Hiroki Matsutani; Michihiro Koibuchi; Hidetsugu Irie; Takefumi Miyoshi; Tsutomu Yoshinaga An Efficient Path Setup for a Hybrid Photonic Network-on-Chip Journal Article In: International Journal of Networking and Computing, 2011. @article{ADIijnc2011, title = {An Efficient Path Setup for a Hybrid Photonic Network-on-Chip}, author = {Cisse Ahmadou Dit ADI and Hiroki Matsutani and Michihiro Koibuchi and Hidetsugu Irie and Takefumi Miyoshi and Tsutomu Yoshinaga}, year = {2011}, date = {2011-07-01}, journal = {International Journal of Networking and Computing}, abstract = {Electrical network-on-chip (NoC) faces critical challenges in meeting the high performance and low power consumption requirements for future multicore processors interconnection. Recent tremendous advances in CMOS compatible optical components give the potential for photonics to deliver an efficient NoC performance at an acceptable energy cost. However, the lack of in flight processing and buffering of optical data made the realization of a fully optical NoC complicated. A hybrid architecture which uses optical high bandwidth transfer and an electrical control network can take advantage of both interconnection methods to offer an efficient performance-per-watt infrastructure to connect multicore processors and system-on-chip (SoC). In this paper, we propose a predictive switching and a reservation based path setup techniques to reduce the path setup latency of such hybrid photonic network-on-chip (HPNoC). By using these techniques, it is possible to reduce the latency for end-to-end communication in a HPNoC improving its overall performance. In the simulation, we use a cycle accurate simulator under uniform, neighbor, and bitreversal traffic patterns for a 64-node torus topology. The results show that the proposed techniques considerably improve the overall latency of HPNoC. Keywords: nanophotonics, photonic NoC, predictive switching, multicore processors.}, keywords = {}, pubstate = {published}, tppubtype = {article} } Electrical network-on-chip (NoC) faces critical challenges in meeting the high performance and low power consumption requirements for future multicore processors interconnection. Recent tremendous advances in CMOS compatible optical components give the potential for photonics to deliver an efficient NoC performance at an acceptable energy cost. However, the lack of in flight processing and buffering of optical data made the realization of a fully optical NoC complicated. A hybrid architecture which uses optical high bandwidth transfer and an electrical control network can take advantage of both interconnection methods to offer an efficient performance-per-watt infrastructure to connect multicore processors and system-on-chip (SoC). In this paper, we propose a predictive switching and a reservation based path setup techniques to reduce the path setup latency of such hybrid photonic network-on-chip (HPNoC). By using these techniques, it is possible to reduce the latency for end-to-end communication in a HPNoC improving its overall performance. In the simulation, we use a cycle accurate simulator under uniform, neighbor, and bitreversal traffic patterns for a 64-node torus topology. The results show that the proposed techniques considerably improve the overall latency of HPNoC. Keywords: nanophotonics, photonic NoC, predictive switching, multicore processors. |
Junichi OHMURA; Takefumi MIYOSHI; Hidetsugu IRIE; Tsutomu YOSHINAGA Computation-Communication Overlap of Linpack on a GPU-Accelerated PC Cluster Journal Article In: IEICE TRANSACTIONS on Information and Systems, E94-D (12), pp. 2319-2327, 2011. @article{IEICEOhmura11, title = {Computation-Communication Overlap of Linpack on a GPU-Accelerated PC Cluster}, author = {Junichi OHMURA and Takefumi MIYOSHI and Hidetsugu IRIE and Tsutomu YOSHINAGA}, url = {http://search.ieice.org/bin/summary.php?id=e94-d_12_2319&category=D&year=2011&lang=E&abst=}, year = {2011}, date = {2011-12-01}, journal = {IEICE TRANSACTIONS on Information and Systems}, volume = {E94-D}, number = {12}, pages = {2319-2327}, keywords = {}, pubstate = {published}, tppubtype = {article} } |
国際会議(査読有り)
口頭発表
Hidetsugu IRIE, Takefumi MIYOSHI, Goki HONJO, Kei HIRAKI, Tsutomu YOSHINAGA CCCPO: Robust Prefetcher Optimization Technique Based on Cache Convection Incollection In: International Conference on Networking and Computing (ICNC'11), pp. 127-133, 2011, ISBN: 978-1-4577-1796-3. @incollection{IRIE2011, title = {CCCPO: Robust Prefetcher Optimization Technique Based on Cache Convection}, author = {Hidetsugu IRIE, Takefumi MIYOSHI, Goki HONJO, Kei HIRAKI, Tsutomu YOSHINAGA}, url = {http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6131826}, isbn = {978-1-4577-1796-3}, year = {2011}, date = {2011-12-02}, booktitle = {International Conference on Networking and Computing (ICNC'11)}, pages = {127-133}, abstract = {One of the significant issues of processor architecture is to overcome memory latency. Prefetching can greatly improve cache performance, however, it has the drawback of cache pollution unless its aggressiveness is properly set. Although several techniques for prefetcher throttling have been proposed which use accuracy as a metric, their robustness were not sufficient due to the variations between program working set sizes and cache capacities. In this paper, we revisit cache behavior with the viewpoint of data lifetime in a cache with prefetching. Based on this observation Cache-Convection-Control-based Prefetch Optimization (CCCPO) is proposed, which exploits the characteristics of cache line reuse and controls the prefetcher aggressiveness. Evaluation results showed that this novel approach achieved 4.6% improvement against the most recent prefetcher throttling algorithms in the geometric mean of SPEC CPU 2006 benchmark suite with 256KB LLC.}, keywords = {}, pubstate = {published}, tppubtype = {incollection} } One of the significant issues of processor architecture is to overcome memory latency. Prefetching can greatly improve cache performance, however, it has the drawback of cache pollution unless its aggressiveness is properly set. Although several techniques for prefetcher throttling have been proposed which use accuracy as a metric, their robustness were not sufficient due to the variations between program working set sizes and cache capacities. In this paper, we revisit cache behavior with the viewpoint of data lifetime in a cache with prefetching. Based on this observation Cache-Convection-Control-based Prefetch Optimization (CCCPO) is proposed, which exploits the characteristics of cache line reuse and controls the prefetcher aggressiveness. Evaluation results showed that this novel approach achieved 4.6% improvement against the most recent prefetcher throttling algorithms in the geometric mean of SPEC CPU 2006 benchmark suite with 256KB LLC. |
Junichi Ohmura, Akira Egashira, Shunji Satoh, Takefumi Miyoshi,Hidetsugu Irie,; Tsutomu Yoshinaga Multi-GPU Acceleration of Optical Flow Computation in Visual Functional Simulation Inproceedings In: Networking and Computing (ICNC), 2011 Second International Conference on, pp. pp.228-234, 2011, ISBN: 978-1-4577-1796-3. @inproceedings{Ohmura2011, title = {Multi-GPU Acceleration of Optical Flow Computation in Visual Functional Simulation}, author = {Junichi Ohmura, Akira Egashira, Shunji Satoh, Takefumi Miyoshi,Hidetsugu Irie, and Tsutomu Yoshinaga}, url = {http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6131811&tag=1}, isbn = {978-1-4577-1796-3}, year = {2011}, date = {2011-12-02}, booktitle = {Networking and Computing (ICNC), 2011 Second International Conference on}, journal = {Networking and Computing (ICNC), 2011 Second International Conference on}, pages = {pp.228-234}, abstract = {Numerical simulation for visual processing of the human brain is one of time-consuming applications. This paper shows acceleration techniques for a simulation program of the visual processing. We parallelize convolution calculations, which are core operations, which the simulation program requests, on a GPU-accelerated PC cluster. Our implementation includes three improvement points. Firstly, we consider efficient data mapping onto global and shared memories1 of the GPU. Secondly, multiple convolutions for the same input data are computed by each node\'s GPU, referred to as package execution. Finally, an input 2-dimensional image is divided into regions and convolutions for these regions are executed in parallel utilizing MPI (Message Passing Interface). Our experimental results show a linear speedup up to 12 nodes in the PC cluster for the convolution program. We also show the effects of the package execution and reduced communication on NVIDIA tesla C1060 and C2070, respectively.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Numerical simulation for visual processing of the human brain is one of time-consuming applications. This paper shows acceleration techniques for a simulation program of the visual processing. We parallelize convolution calculations, which are core operations, which the simulation program requests, on a GPU-accelerated PC cluster. Our implementation includes three improvement points. Firstly, we consider efficient data mapping onto global and shared memories1 of the GPU. Secondly, multiple convolutions for the same input data are computed by each node's GPU, referred to as package execution. Finally, an input 2-dimensional image is divided into regions and convolutions for these regions are executed in parallel utilizing MPI (Message Passing Interface). Our experimental results show a linear speedup up to 12 nodes in the PC cluster for the convolution program. We also show the effects of the package execution and reduced communication on NVIDIA tesla C1060 and C2070, respectively. |
Yasin Oge; Takefumi Miyoshi; Hideyuki Kawashima; Tsutomu Yoshinaga An Implementation of Handshake Join on FPGA Inproceedings In: 2011 Second International Conference on Networking and Computing, pp. 95-104, 2011. @inproceedings{ICNC11Oge, title = {An Implementation of Handshake Join on FPGA}, author = {Yasin Oge and Takefumi Miyoshi and Hideyuki Kawashima and Tsutomu Yoshinaga}, url = {http://ir.lib.uec.ac.jp/infolib/user_contents/9090000046/9090000046.pdf}, year = {2011}, date = {2011-11-30}, booktitle = {2011 Second International Conference on Networking and Computing}, pages = {95-104}, abstract = {This paper shows an implementation of handshake join on field-programmable gate array (FPGA). Handshake join is one of stream join algorithms, proposed by Teubner and Mueller. It can support very high degrees of parallelism and attain unprecedented success in throughput speed in order to achieve efficient support for window-based join in streaming databases. In handshake join, it is necessary to take into account the problems with regard to the capacity of the output channel and the limitation of the internal buffer sizes, in order to apply join operation to input tuples efficiently in a correct manner. However, the implementation has not necessarily clarified in detail yet in their paper. In this paper, to solve the issues, we propose the merging network and the admission controller. Then we evaluate the architecture in terms of the hardware resource usage, the maximum clock frequency, and the operation performance.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } This paper shows an implementation of handshake join on field-programmable gate array (FPGA). Handshake join is one of stream join algorithms, proposed by Teubner and Mueller. It can support very high degrees of parallelism and attain unprecedented success in throughput speed in order to achieve efficient support for window-based join in streaming databases. In handshake join, it is necessary to take into account the problems with regard to the capacity of the output channel and the limitation of the internal buffer sizes, in order to apply join operation to input tuples efficiently in a correct manner. However, the implementation has not necessarily clarified in detail yet in their paper. In this paper, to solve the issues, we propose the merging network and the admission controller. Then we evaluate the architecture in terms of the hardware resource usage, the maximum clock frequency, and the operation performance. |
研究会(査読無し)
清水 裕基，三好 健文，入江 英嗣，吉永 努 TCPセッションへの識別子付与による複数プロセス横断可能な処理追跡法 Journal Article In: 第23回 コンピュータシステム・シンポジウム (ComSys 2011) 論文集, pp. 105-114, 2011. @article{努2011, title = {TCPセッションへの識別子付与による複数プロセス横断可能な処理追跡法}, author = {清水 裕基，三好 健文，入江 英嗣，吉永 努}, year = {2011}, date = {2011-12-01}, journal = {第23回 コンピュータシステム・シンポジウム (ComSys 2011) 論文集}, pages = {105-114}, keywords = {}, pubstate = {published}, tppubtype = {article} } |
放地 宏佳，三好 健文，入江 英嗣，吉永 努 ネットワークコンピューティングのための包括的マッシュアップフレームワークの検討 Journal Article In: 情報処理学会研究報告, 2011-UBI-32 (11), pp. 1-8, 2011, ISSN: 09196072. @article{努2011b, title = {ネットワークコンピューティングのための包括的マッシュアップフレームワークの検討}, author = {放地 宏佳，三好 健文，入江 英嗣，吉永 努}, url = {http://ci.nii.ac.jp/naid/110008682496}, issn = {09196072}, year = {2011}, date = {2011-11-24}, journal = {情報処理学会研究報告}, volume = {2011-UBI-32}, number = {11}, pages = {1-8}, abstract = {スマートフォンや情報家電といったネットワーク接続可能なデバイスにより実世界の多種多様な場面で情報処理を活用できるようになった.それに伴って,多種多様な用途を対象としたアプリケーションが求められるようになっている.そこで,多様化するアプリケーションをユーザ自身が開発できるよう,プログラミングに慣れていないユーザであっても,自らのアプリケーションへの要求を自らで満たすことが可能なマッシュアップフレームワーク IDUMO を提案する.IDUMO フレームワークでは,マッシュアップに必要不可欠な機能である,(1) 統一的な入出力インタフェースの定義,(2) プログラム実行モデルの差異の吸収,(3) 容易な開発方法,を提供する.本論文では,IDUMO フレームワークの設計について述べ,アプリケーション開発のケーススタディにより有用性を示す.}, keywords = {}, pubstate = {published}, tppubtype = {article} } スマートフォンや情報家電といったネットワーク接続可能なデバイスにより実世界の多種多様な場面で情報処理を活用できるようになった.それに伴って,多種多様な用途を対象としたアプリケーションが求められるようになっている.そこで,多様化するアプリケーションをユーザ自身が開発できるよう,プログラミングに慣れていないユーザであっても,自らのアプリケーションへの要求を自らで満たすことが可能なマッシュアップフレームワーク IDUMO を提案する.IDUMO フレームワークでは,マッシュアップに必要不可欠な機能である,(1) 統一的な入出力インタフェースの定義,(2) プログラム実行モデルの差異の吸収,(3) 容易な開発方法,を提供する.本論文では,IDUMO フレームワークの設計について述べ,アプリケーション開発のケーススタディにより有用性を示す. |
放地 宏佳，三好 健文，入江 英嗣，吉永 努 「覗き込み」を利用した直感的な外部ディスプレイアクセス方式の提案 Journal Article In: 情報処理学会研究報告, 2011-UBI-32 (12), pp. 1-8, 2011, ISSN: 09196072. @article{努2011b, title = {「覗き込み」を利用した直感的な外部ディスプレイアクセス方式の提案}, author = {放地 宏佳，三好 健文，入江 英嗣，吉永 努}, url = {http://ci.nii.ac.jp/naid/110008682497}, issn = {09196072}, year = {2011}, date = {2011-11-24}, journal = {情報処理学会研究報告}, volume = {2011-UBI-32}, number = {12}, pages = {1-8}, abstract = {本論文では,携帯端末とディスプレイ端末を連携するため,「覗き込む」 ことによって携帯端末からディスプレイ端末に無線環境でアクセスするシステム UDU を提案する.携帯端末とディスプレイ端末を連携するためには,簡単に携帯端末とディスプレイ端末を接続できることが必要である.また,携帯端末が不特定多数が使う公共のディスプレイ端末と連携する場合でも,安全に通信できる必要がある.そこで,UDU では通信したいディスプレイ端末に表示した識別子を携帯端末のカメラで読み込むことにより,簡単かつセキュアに携帯端末とディスプレイ端末の連携を実現する.本システムの初期実装では,ディスプレイ端末を携帯端末のカメラで 「覗き込む」 だけで,簡単にディスプレイ端末との通信が確立できた.}, keywords = {}, pubstate = {published}, tppubtype = {article} } 本論文では,携帯端末とディスプレイ端末を連携するため,「覗き込む」 ことによって携帯端末からディスプレイ端末に無線環境でアクセスするシステム UDU を提案する.携帯端末とディスプレイ端末を連携するためには,簡単に携帯端末とディスプレイ端末を接続できることが必要である.また,携帯端末が不特定多数が使う公共のディスプレイ端末と連携する場合でも,安全に通信できる必要がある.そこで,UDU では通信したいディスプレイ端末に表示した識別子を携帯端末のカメラで読み込むことにより,簡単かつセキュアに携帯端末とディスプレイ端末の連携を実現する.本システムの初期実装では,ディスプレイ端末を携帯端末のカメラで 「覗き込む」 だけで,簡単にディスプレイ端末との通信が確立できた. |
樫原 裕大，清水 裕基，三好 健文，吉永 努，入江 英嗣 スマートフォンを用いた歩行動作改善ツールの開発 Journal Article In: 情報処理学会研究報告, 2011-UBI-32 (7), pp. 1-8, 2011, ISSN: 09196072. @article{英嗣2011, title = {スマートフォンを用いた歩行動作改善ツールの開発}, author = {樫原 裕大，清水 裕基，三好 健文，吉永 努，入江 英嗣}, url = {http://ci.nii.ac.jp/naid/110008682492}, issn = {09196072}, year = {2011}, date = {2011-11-24}, journal = {情報処理学会研究報告}, volume = {2011-UBI-32}, number = {7}, pages = {1-8}, abstract = {日常で歩行は何気なく行われている.しかし,何も考えずにに歩いていると知らない内に悪い癖がつき,身体に様々な問題が起こる可能性がある.これらの問題は姿勢を意識することで予防・改善することができる.そこで本稿では,スマートフォンに内蔵されている加速度センサを用いて歩行分析を行うことで,歩行時に良い姿勢を意識させるアプリケーションを検討・開発した.これにより,歩行中に悪い姿勢であったときに警報音が鳴り,常に正しい姿勢を使用者に意識させることが可能となった.}, keywords = {}, pubstate = {published}, tppubtype = {article} } 日常で歩行は何気なく行われている.しかし,何も考えずにに歩いていると知らない内に悪い癖がつき,身体に様々な問題が起こる可能性がある.これらの問題は姿勢を意識することで予防・改善することができる.そこで本稿では,スマートフォンに内蔵されている加速度センサを用いて歩行分析を行うことで,歩行時に良い姿勢を意識させるアプリケーションを検討・開発した.これにより,歩行中に悪い姿勢であったときに警報音が鳴り,常に正しい姿勢を使用者に意識させることが可能となった. |
小貫 貴央; 神田 尚子; 放地 宏佳; 吉永 努; 入江 英嗣 関連データ先読みとスマートフォンの消費電力に関する研究 Inproceedings In: 第10回情報科学技術フォーラム, 2011. @inproceedings{onukifit2011, title = {関連データ先読みとスマートフォンの消費電力に関する研究}, author = {小貫 貴央 and 神田 尚子 and 放地 宏佳 and 吉永 努 and 入江 英嗣}, year = {2011}, date = {2011-09-09}, booktitle = {第10回情報科学技術フォーラム}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Takefumi Miyoshi; Hideyuki Kawashima; Yuta Terada; Tsutomu Yoshinaga A Coarse Grain Reconfigurable Processor Architecture for Stream Processing Engine Inproceedings In: 21st International Conference on Field Programmable Logic and Applications, Chania, Crete, 2011. @inproceedings{miyoshifpl2011, title = {A Coarse Grain Reconfigurable Processor Architecture for Stream Processing Engine}, author = {Takefumi Miyoshi and Hideyuki Kawashima and Yuta Terada and Tsutomu Yoshinaga}, year = {2011}, date = {2011-09-05}, booktitle = {21st International Conference on Field Programmable Logic and Applications, Chania, Crete}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
島 圭吾; 三好 健文; 近藤 正章; 入江 英嗣; 本多 弘樹; 吉永 努 MPI埋め込み可能GPUプログラミングフレームワーク適用可能性の評価 Inproceedings In: 並列／分散／協調処理に関する『鹿児島』サマー・ワークショップ, 2011. @inproceedings{shimaswopp2011, title = {MPI埋め込み可能GPUプログラミングフレームワーク適用可能性の評価}, author = {島 圭吾 and 三好 健文 and 近藤 正章 and 入江 英嗣 and 本多 弘樹 and 吉永 努}, year = {2011}, date = {2011-07-29}, booktitle = {並列／分散／協調処理に関する『鹿児島』サマー・ワークショップ}, abstract = {GPU同士のデータ授受を見通しよく記述できるようにするために,MPIを埋め込み可能なGPUプログラミングフレームワークが提案された.埋め込まれたMPI処理は,コンパイル時にCPUへのMPI処理の要求に変換され,実行時にCPU上のランタイムルーチンによって適切に処理される.本稿では,このプログラミングフレームワークの適用可能性について,Livermoreループから選んだ3つのプログラムとライフゲームを用いて,これらの実行時間と正しく動作するように容易に記述できるかの観点で評価をした.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } GPU同士のデータ授受を見通しよく記述できるようにするために,MPIを埋め込み可能なGPUプログラミングフレームワークが提案された.埋め込まれたMPI処理は,コンパイル時にCPUへのMPI処理の要求に変換され,実行時にCPU上のランタイムルーチンによって適切に処理される.本稿では,このプログラミングフレームワークの適用可能性について,Livermoreループから選んだ3つのプログラムとライフゲームを用いて,これらの実行時間と正しく動作するように容易に記述できるかの観点で評価をした. |
大村 純一; 佐藤 俊治; 三好 健文; 入江 英嗣; 吉永 努 視覚神経系モデルシミュレーションの複数GPUによる高速化 Inproceedings In: 2011年並列／分散／協調処理に関する『鹿児島』サマー・ワークショップ, 2011. @inproceedings{oomuraswopp2011, title = {視覚神経系モデルシミュレーションの複数GPUによる高速化}, author = {大村 純一 and 佐藤 俊治 and 三好 健文 and 入江 英嗣 and 吉永 努}, year = {2011}, date = {2011-07-27}, booktitle = {2011年並列／分散／協調処理に関する『鹿児島』サマー・ワークショップ}, journal = {2011年並列／分散／協調処理に関する『鹿児島』サマー・ワークショップ}, abstract = {人間の視覚系の 「機能」 を細胞の入出力関係だけに着目して線形モデルで表し,計算機でシミュレーションを行う手法が広く用いられている.しかし膨大な細胞数のシミュレーションには時間がかかるため,モデルを簡略化し,再現すべき視覚機能を限定したシミュレーションが行われることが多い.そこで,本研究ではシミュレーションを高速化するために,プログラムを並列化し,GPU を搭載した PC クラスタを用いて実行する.本稿では,シミュレーションで必要となる演算を,NVIDIA C1060 と C2070 の異なるアーキテクチャの GPU で実行したときの性能の違いについて示す.また,C1060 を搭載した PC クラスタ上での並列実行により,16 台の GPU を用いたシミュレーションにおいて高い並列化効率が実現できたことを示す.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 人間の視覚系の 「機能」 を細胞の入出力関係だけに着目して線形モデルで表し,計算機でシミュレーションを行う手法が広く用いられている.しかし膨大な細胞数のシミュレーションには時間がかかるため,モデルを簡略化し,再現すべき視覚機能を限定したシミュレーションが行われることが多い.そこで,本研究ではシミュレーションを高速化するために,プログラムを並列化し,GPU を搭載した PC クラスタを用いて実行する.本稿では,シミュレーションで必要となる演算を,NVIDIA C1060 と C2070 の異なるアーキテクチャの GPU で実行したときの性能の違いについて示す.また,C1060 を搭載した PC クラスタ上での並列実行により,16 台の GPU を用いたシミュレーションにおいて高い並列化効率が実現できたことを示す. |
三好 健文; 近藤 正章; 入江 英嗣; 吉永 努; 本多 弘樹 MPIを埋め込み可能なGPUプログラミングフレームワークの検討 Inproceedings In: 先進的計算基盤システムシンポジウム SACSIS 2011, 2011. @inproceedings{miyoshisacsis, title = {MPIを埋め込み可能なGPUプログラミングフレームワークの検討}, author = {三好 健文 and 近藤 正章 and 入江 英嗣 and 吉永 努 and 本多 弘樹}, year = {2011}, date = {2011-05-27}, booktitle = { 先進的計算基盤システムシンポジウム SACSIS 2011}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
齋藤 祐典; 佐藤 俊治; 大村 純一; 三好 健文; 入江 英嗣; 吉永 努 視覚神経系数理モデルシミュレーションのMPI による並列化 Inproceedings In: 第129回ハイパフォーマンスコンピューティング研究発表会, 2011. @inproceedings{saitouipsj2011, title = {視覚神経系数理モデルシミュレーションのMPI による並列化}, author = {齋藤 祐典 and 佐藤 俊治 and 大村 純一 and 三好 健文 and 入江 英嗣 and 吉永 努}, year = {2011}, date = {2011-05-10}, booktitle = {第129回ハイパフォーマンスコンピューティング研究発表会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
松村 雄貴; 三好 健文; 吉永 努; 入江英嗣 3次元積層向けブロック配置問題の検討 Inproceedings In: 情報処理学会研究報告, 2011. @inproceedings{matsumuraipsj2011, title = {3次元積層向けブロック配置問題の検討}, author = {松村 雄貴 and 三好 健文 and 吉永 努 and 入江英嗣}, year = {2011}, date = {2011-04-06}, booktitle = {情報処理学会研究報告}, volume = {2011-ARC-187}, number = {10}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
寺西 良太; 三好 健文; 入江 英嗣; 吉永 努 クラウドによる携行可能な指先での 署名認証システムの開発 Inproceedings In: 情報処理学会研究報告, pp. 1 – 8, 2011. @inproceedings{teranishiipsj2011, title = {クラウドによる携行可能な指先での 署名認証システムの開発}, author = {寺西 良太 and 三好 健文 and 入江 英嗣 and 吉永 努}, year = {2011}, date = {2011-03-07}, booktitle = {情報処理学会研究報告}, volume = {2011-UBI-29}, number = {8}, pages = {1 -- 8}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
寺田 祐太; 三好 健文; 川島 英之; 吉永 努 FPGAを用いたデータストリームに対するウィンドウジョインの検討 Inproceedings In: 信学技報, pp. 181 – 186, 2011. @inproceedings{teradaieice2011, title = {FPGAを用いたデータストリームに対するウィンドウジョインの検討}, author = {寺田 祐太 and 三好 健文 and 川島 英之 and 吉永 努}, year = {2011}, date = {2011-01-18}, booktitle = {信学技報}, journal = {信学技報}, volume = {110}, number = {362}, pages = {181 -- 186}, abstract = {データストリーム処理の演算の一つであるウ ィ ンドウジ ョインをFPGAを用いて高速化す る手法を検討する．データストリーム処理では，データ を取り零すことな く処理する必要があり，計算機への演算負荷は大きい．FPGAによる専用ハードウェア化は，高い演算能力を提供する手段として有力な選択肢である．FPGAで高速化を達成するためには並列性の活用が重要であるが，ウィ ンドウジ ョインは本来逐次的な処理である．そこで，FPGA 上で高速に処理するために並列化手法の初期検討を行う．また，さらなる高速化につい ての課題を議論す る ． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } データストリーム処理の演算の一つであるウ ィ ンドウジ ョインをFPGAを用いて高速化す る手法を検討する．データストリーム処理では，データ を取り零すことな く処理する必要があり，計算機への演算負荷は大きい．FPGAによる専用ハードウェア化は，高い演算能力を提供する手段として有力な選択肢である．FPGAで高速化を達成するためには並列性の活用が重要であるが，ウィ ンドウジ ョインは本来逐次的な処理である．そこで，FPGA 上で高速に処理するために並列化手法の初期検討を行う．また，さらなる高速化につい ての課題を議論す る ． |
三好 健文; 寺田 祐太; 川島 英之; 吉永 努 動的再構成可能データベース処理エンジンとクエリコンパイラの検討 Inproceedings In: 動的再構成可能データベース処理エンジンとクエリコンパイラの検討, pp. 161 – 171, 2011. @inproceedings{miyoshiipsj2011, title = {動的再構成可能データベース処理エンジンとクエリコンパイラの検討}, author = {三好 健文 and 寺田 祐太 and 川島 英之 and 吉永 努}, year = {2011}, date = {2011-01-09}, booktitle = {動的再構成可能データベース処理エンジンとクエリコンパイラの検討}, pages = {161 -- 171}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
その他
ポスター発表(査読無し)
Yuta TERADA; Takefumi MIYOSHI; Hideyuki KAWASHIMA; Tsutomu YOSHINAGA Toward Window Join Operator over Data Streams with FPGA Inproceedings In: The 1st Data Intensive Science Workshop, 2011. @inproceedings{teradadisws2011, title = {Toward Window Join Operator over Data Streams with FPGA}, author = {Yuta TERADA and Takefumi MIYOSHI and Hideyuki KAWASHIMA and Tsutomu YOSHINAGA}, year = {2011}, date = {2011-03-09}, booktitle = {The 1st Data Intensive Science Workshop}, journal = {The 1st Data Intensive Science Workshop}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Takefumi MIYOSHI; Hideyuki KAWASHIMA; Yuta TERADA; Tsutomu YOSHINAGA Toward Dynamic Reconfigurable Processor for Stream Processing Engine with FPGA Inproceedings In: The 1st Data Intensive Science Workshop, 2011. @inproceedings{miyoshidisws2011, title = {Toward Dynamic Reconfigurable Processor for Stream Processing Engine with FPGA}, author = {Takefumi MIYOSHI and Hideyuki KAWASHIMA and Yuta TERADA and Tsutomu YOSHINAGA}, year = {2011}, date = {2011-03-09}, booktitle = {The 1st Data Intensive Science Workshop}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2010
国際会議(査読有り)
口頭発表
Cisse Ahmadou Dit ADI; Hiroki Matsutani; Michihiro Koibuchi; Hidetsugu Irie; Takefumi Miyoshi; Tsutomu Yoshinaga An Efficient Path Setup for a Hybrid Photonic Network-on-Chip Inproceedings In: Proc. of the 2nd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS'10), pp. 155 – 161, 2010. @inproceedings{ADIupdas2010, title = {An Efficient Path Setup for a Hybrid Photonic Network-on-Chip}, author = {Cisse Ahmadou Dit ADI and Hiroki Matsutani and Michihiro Koibuchi and Hidetsugu Irie and Takefumi Miyoshi and Tsutomu Yoshinaga}, year = {2010}, date = {2010-11-19}, booktitle = {Proc. of the 2nd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS'10)}, pages = {155 -- 161}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Takefum Miyoshi; Kenji Kise; Hidetsugu Irie; Tsutomu Yoshinaga CODIE: Continuation-based Overlapping Data-transfers with Instruction Execution Inproceedings In: International Conference on Networking and Computing, pp. 71 – 77, 2010. @inproceedings{miyoshiicnc2010, title = {CODIE: Continuation-based Overlapping Data-transfers with Instruction Execution}, author = {Takefum Miyoshi and Kenji Kise and Hidetsugu Irie and Tsutomu Yoshinaga}, year = {2010}, date = {2010-11-17}, booktitle = {International Conference on Networking and Computing}, pages = {71 -- 77}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Qin Wang; Junichi Ohmura; Shan Axida; Takefumi Miyoshi; Hidetsugu Irie; Tsutomu Yoshinaga Parallel Matrix-Matrix Multiplication Based on HPL with a GPU-Accelerated PC Cluster Inproceedings In: Proc. of the 2nd International Workshop on Parallel and Distributed Algorithms and Applications (PDAA'10), pp. 243 – 248, 2010. @inproceedings{Wangpdaa2010, title = {Parallel Matrix-Matrix Multiplication Based on HPL with a GPU-Accelerated PC Cluster}, author = {Qin Wang and Junichi Ohmura and Shan Axida and Takefumi Miyoshi and Hidetsugu Irie and Tsutomu Yoshinaga}, year = {2010}, date = {2010-11-17}, booktitle = {Proc. of the 2nd International Workshop on Parallel and Distributed Algorithms and Applications (PDAA'10)}, journal = {Proc. of the 2nd International Workshop on Parallel and Distributed Algorithms and Applications (PDAA'10)}, pages = {243 -- 248}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
研究会(査読無し)
三好 健文; 入江 英嗣; 松村 雄貴; 吉永 努 メニーコア時代に向けたインオーダ・アーキテクチャ再考 Inproceedings In: 信学技報, pp. 25 – 30, 2010. @inproceedings{miyoshicpsy2010, title = {メニーコア時代に向けたインオーダ・アーキテクチャ再考}, author = {三好 健文 and 入江 英嗣 and 松村 雄貴 and 吉永 努}, year = {2010}, date = {2010-11-23}, booktitle = {信学技報}, volume = {110}, number = {318}, pages = {25 -- 30}, abstract = {面積や熱効率の観点から，イ ンオーダ・アーキテクチャが，次世代メ ニーコアプロセッサ のコアとして注目を集めている．しかし，ILPを活用するアウトオブオーダ・アーキテ クチャ と比較して，インオーダ・アーキテクチャの方がメニーコアプロセッサのコアとして面積や電 力性能比において有用であるか，十分に議論されていない．そこで，本論文では，1チッ プ内に100コア〜1000コア程度を搭載するメニーコアプロセッサのコアとしてアウトオブオーダ・アーキテクチャとインオーダ・アーキテクチャの計算性能を比較する．サイクルレベ ルのシミュレータを用い，アウトオブオーダ・アーキテクチャとインオーダ・アーキテクチャ で,（1）各コアが一般的なサイズのキャッシュメモリを有するアーキテクチャ，（2）極少量の Ll キャッシュと比較的大き目のL2キャッシュをもつアーキテクチャ，（3）少量のL1キャッシ ュ，L2キャッシュを有するアーキテクチャをケーススタディとして各コアのIPCを評価す る ． また，それぞれの構成における，面積当たりの 計算性能を概算する． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 面積や熱効率の観点から，イ ンオーダ・アーキテクチャが，次世代メ ニーコアプロセッサ のコアとして注目を集めている．しかし，ILPを活用するアウトオブオーダ・アーキテ クチャ と比較して，インオーダ・アーキテクチャの方がメニーコアプロセッサのコアとして面積や電 力性能比において有用であるか，十分に議論されていない．そこで，本論文では，1チッ プ内に100コア〜1000コア程度を搭載するメニーコアプロセッサのコアとしてアウトオブオーダ・アーキテクチャとインオーダ・アーキテクチャの計算性能を比較する．サイクルレベ ルのシミュレータを用い，アウトオブオーダ・アーキテクチャとインオーダ・アーキテクチャ で,（1）各コアが一般的なサイズのキャッシュメモリを有するアーキテクチャ，（2）極少量の Ll キャッシュと比較的大き目のL2キャッシュをもつアーキテクチャ，（3）少量のL1キャッシ ュ，L2キャッシュを有するアーキテクチャをケーススタディとして各コアのIPCを評価す る ． また，それぞれの構成における，面積当たりの 計算性能を概算する． |
田島 裕太; 三好 健文; 秋岡 明香; 後藤 達弥; 入江 英嗣; 吉永 努 PCクラスタによる行動支サービスプラットフォームZeoBroの初期実装と評価 Inproceedings In: 電子情報通信学会技術研究報告. IN, pp. 71 – 76, 2010. @inproceedings{tajimaieice2010, title = {PCクラスタによる行動支サービスプラットフォームZeoBroの初期実装と評価}, author = {田島 裕太 and 三好 健文 and 秋岡 明香 and 後藤 達弥 and 入江 英嗣 and 吉永 努}, year = {2010}, date = {2010-11-20}, booktitle = {電子情報通信学会技術研究報告. IN}, volume = {110}, number = {289}, pages = {71 -- 76}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
高橋 信宏; 寺西 良太; 清水 裕基; 吉永 努; 入江 英嗣 携帯端末とネットワーク上計算資源の協調によるカメラセンサアプリ高速化の検討 Inproceedings In: 第9回情報科学技術フォーラム, 2010. @inproceedings{takahashifit2010, title = {携帯端末とネットワーク上計算資源の協調によるカメラセンサアプリ高速化の検討}, author = {高橋 信宏 and 寺西 良太 and 清水 裕基 and 吉永 努 and 入江 英嗣}, year = {2010}, date = {2010-09-08}, booktitle = {第9回情報科学技術フォーラム}, journal = {第9回情報科学技術フォーラム}, abstract = {スマ ートフォ ンの普及により情報を処理する環境が大きく変わってきている。特にスマートフォンでは、直感的に操作で きるUIが多く登場している。中でも画像処理の需要は大きい。しかし携帯端末では資源の制限が厳しく、複雑な処理を行うのが難しい。 そこでネットワーク協調による携帯端末の計算力向上を提案する。本稿ではその前実験 として、画像処理をネットワーク環境で行い、データサイズと処理時間の関連性などを調 べた。結果、ネットワーク環境を通じた処理を行う場合、そのデータサイズによって処理時 間が大幅に変わることがわかった。 }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } スマ ートフォ ンの普及により情報を処理する環境が大きく変わってきている。特にスマートフォンでは、直感的に操作で きるUIが多く登場している。中でも画像処理の需要は大きい。しかし携帯端末では資源の制限が厳しく、複雑な処理を行うのが難しい。 そこでネットワーク協調による携帯端末の計算力向上を提案する。本稿ではその前実験 として、画像処理をネットワーク環境で行い、データサイズと処理時間の関連性などを調 べた。結果、ネットワーク環境を通じた処理を行う場合、そのデータサイズによって処理時 間が大幅に変わることがわかった。 |
三好 健文; 吉瀬 謙二; 入江 英嗣; 吉永 努 コンパイラとランタイムによるソフトウェアキャッシュの更新オーバヘッド隠蔽手法 Inproceedings In: 2010年並列／分散／協調処理に関する 『金沢』サマー・ワークショップ, 2010. @inproceedings{miyoshiswopp2010, title = {コンパイラとランタイムによるソフトウェアキャッシュの更新オーバヘッド隠蔽手法}, author = {三好 健文 and 吉瀬 謙二 and 入江 英嗣 and 吉永 努}, year = {2010}, date = {2010-08-03}, booktitle = {2010年並列／分散／協調処理に関する 『金沢』サマー・ワークショップ}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
藤本 数矢; 寺西 良太; 吉永 努; 入江 英嗣; 三好 健文; 鈴木 良宏 携帯端末のセンサ及び画像を用いたコンテンツ紐付け手法に関する提案 Inproceedings In: マルチメディア，分散，協調とモバイル(DICOMO2010)シンポジウム, pp. 266 – 273, 2010. @inproceedings{fujimotodicomo2010, title = {携帯端末のセンサ及び画像を用いたコンテンツ紐付け手法に関する提案}, author = {藤本 数矢 and 寺西 良太 and 吉永 努 and 入江 英嗣 and 三好 健文 and 鈴木 良宏}, year = {2010}, date = {2010-07-07}, booktitle = {マルチメディア，分散，協調とモバイル(DICOMO2010)シンポジウム}, pages = {266 -- 273}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Hironori Nakajo; Ryuichi Sakamoto; Takefumi Miyoshi; Satoshi Funada; Tsutomu Yoshinaga OCTAVE: Scalable FPGA System for Large-Scaled Hardware Acceleration Inproceedings In: International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies 2010, 2010. @inproceedings{nakajoheart2010, title = {OCTAVE: Scalable FPGA System for Large-Scaled Hardware Acceleration}, author = {Hironori Nakajo and Ryuichi Sakamoto and Takefumi Miyoshi and Satoshi Funada and Tsutomu Yoshinaga}, year = {2010}, date = {2010-06-01}, booktitle = {International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies 2010}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
入江 英嗣; 本城 剛毅; 平木 敬 動的推定によるプリフェッチ量最適化 Inproceedings In: 先進的計算基盤システムシンポジウムSACSIS2010論文集, 於 奈良県新公会堂, 2010. @inproceedings{iriesacsis2010, title = {動的推定によるプリフェッチ量最適化}, author = {入江 英嗣 and 本城 剛毅 and 平木 敬}, year = {2010}, date = {2010-05-27}, booktitle = {先進的計算基盤システムシンポジウムSACSIS2010論文集}, publisher = {於 奈良県新公会堂}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
吉永 努; 館下 智明; Cisse Ahmadou Dit ADI; 秋岡 明香 A Photonic ring and Electronic crossbar Hybrid NoC with Dynamic Wavelength Allocation Inproceedings In: IWIA 2010, 2010. @inproceedings{yoshinagaiwia2010, title = {A Photonic ring and Electronic crossbar Hybrid NoC with Dynamic Wavelength Allocation}, author = {吉永 努 and 館下 智明 and Cisse Ahmadou Dit ADI and 秋岡 明香}, year = {2010}, date = {2010-03-22}, booktitle = {IWIA 2010}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
清水 裕基; 菅谷 みどり; 秋岡 明香; 吉永 努 資源情報の特徴抽出によるモデル化手法と攻撃検知法の提案 Inproceedings In: 情報処理学会創立50周年記念（第72回）全国大会, 2010. @inproceedings{shimizuipsj2010, title = {資源情報の特徴抽出によるモデル化手法と攻撃検知法の提案}, author = {清水 裕基 and 菅谷 みどり and 秋岡 明香 and 吉永 努}, year = {2010}, date = {2010-03-08}, booktitle = {情報処理学会創立50周年記念（第72回）全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
八木 達哉; 秋岡 明香; 吉永 努 未知のSQLインジェクション攻撃検知システムの構築 Inproceedings In: 情報処理学会創立50周年記念（第72回）全国大会, 2010. @inproceedings{yagiipsj2010, title = {未知のSQLインジェクション攻撃検知システムの構築}, author = {八木 達哉 and 秋岡 明香 and 吉永 努}, year = {2010}, date = {2010-03-08}, booktitle = {情報処理学会創立50周年記念（第72回）全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Yessica Suarez Henandez; 秋岡 明香; 吉永 努; Gonzalo Duchen Sanchez; Volodymyr Ponomaryov, Computer Aided Detection, CAD, System Implementation for Mammograms over a Fiel Programmable Gate Array, FPGA Inproceedings In: 電子情報通信学会リコンフィギャラブル研究会, 2010. @inproceedings{henandezreconf2010, title = {Computer Aided Detection, CAD, System Implementation for Mammograms over a Fiel Programmable Gate Array, FPGA}, author = {Yessica Suarez Henandez and 秋岡 明香 and 吉永 努 and Gonzalo Duchen Sanchez and Volodymyr Ponomaryov,}, year = {2010}, date = {2010-01-26}, booktitle = {電子情報通信学会リコンフィギャラブル研究会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2009
研究会(査読無し)
清水 裕基; 菅谷 みどり; 秋岡 明香; 吉永 努 細粒度リソース監視による攻撃検知法の提案と考察 Inproceedings In: 日本ソフトウェア科学会(JSSST)第26回大会, 2009. @inproceedings{shimizujssst2009, title = {細粒度リソース監視による攻撃検知法の提案と考察}, author = {清水 裕基 and 菅谷 みどり and 秋岡 明香 and 吉永 努}, year = {2009}, date = {2009-09-16}, booktitle = {日本ソフトウェア科学会(JSSST)第26回大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
Cisse Ahmadou Dit ADI; 秋岡 明香; 吉永 努; 松谷 宏紀; 鯉渕 道紘 Prediction Switching for Photonic Network-on-chip Inproceedings In: SWoPP 仙台 2009, 2009. @inproceedings{ADIswopp2009, title = {Prediction Switching for Photonic Network-on-chip}, author = {Cisse Ahmadou Dit ADI and 秋岡 明香 and 吉永 努 and 松谷 宏紀 and 鯉渕 道紘}, year = {2009}, date = {2009-08-06}, booktitle = {SWoPP 仙台 2009}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
館下 智明; 秋岡 明香; 吉永 努; 松谷 宏紀; 鯉渕 道紘 予測ルータによる低遅延Fat Treeネットワーク Inproceedings In: SWoPP 仙台 2009, 2009. @inproceedings{tateshitaswopp2009, title = {予測ルータによる低遅延Fat Treeネットワーク}, author = {館下 智明 and 秋岡 明香 and 吉永 努 and 松谷 宏紀 and 鯉渕 道紘}, year = {2009}, date = {2009-08-06}, booktitle = {SWoPP 仙台 2009}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
後藤 達弥; 秋岡 明香; 吉永努 位置情報を媒体としたWebコミュニケーションツールの開発 Inproceedings In: 情報処理学会 DICOMO2009, 2009. @inproceedings{gotoudicomo2009, title = {位置情報を媒体としたWebコミュニケーションツールの開発}, author = {後藤 達弥 and 秋岡 明香 and 吉永努}, year = {2009}, date = {2009-07-08}, booktitle = {情報処理学会 DICOMO2009}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
深田 将史; 小山 卓視; 秋岡 明香; 吉永 努; 鈴木 良宏 DLNA情報家電の遠隔接続およびWebアプリケーションへの応用 Inproceedings In: 情報処理学会 DICOMO2009, 2009. @inproceedings{hukadadicomo2009, title = {DLNA情報家電の遠隔接続およびWebアプリケーションへの応用}, author = {深田 将史 and 小山 卓視 and 秋岡 明香 and 吉永 努 and 鈴木 良宏}, year = {2009}, date = {2009-07-08}, booktitle = {情報処理学会 DICOMO2009}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
小林 智史; Axida SHAN; 吉永 努 マルチリンクEthernet環境におけるSMPクラスタの最適化 Inproceedings In: 情報処理学会第71回全国大会, 2009. @inproceedings{kobayashiipsj2009, title = {マルチリンクEthernet環境におけるSMPクラスタの最適化}, author = {小林 智史 and Axida SHAN and 吉永 努}, year = {2009}, date = {2009-03-10}, booktitle = {情報処理学会第71回全国大会}, journal = {情報処理学会第71回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2008
論文誌(査読有り)
武藤 大悟; 吉永 努 ルールベースアクセス制御機構を持つDLNA情報家電の遠隔共有支援機構 Journal Article In: 情報処理学会論文誌, 49 (12), pp. 3985 – 3996, 2008. @article{mutouipsj2008, title = {ルールベースアクセス制御機構を持つDLNA情報家電の遠隔共有支援機構}, author = {武藤 大悟 and 吉永 努}, year = {2008}, date = {2008-12-15}, journal = {情報処理学会論文誌}, volume = {49}, number = {12}, pages = {3985 -- 3996}, abstract = {我々は,DLNA機器の接続範囲をホームネットワーク内から宅外·家庭間に拡張することを支援するワームホールデバイスと呼ぶソフトウェアを開発した.ワームホールデバイスは,既存のDLNA機器および家庭用UPnPルータとの接続性を持つとともに,SIPサーバを利用してホームネットワーク間の接続を一括して行う.また,ユーザの設定したルールに基づいてDLNA機器やコンテンツのアクセス制御を実現する.市販のDLNA機器や家庭用UPnPルータ,家庭向けインターネット接続サービスを用いた複数のホームネットワーク環境を構築し,相互接続とコンテンツ共有に関する実験を行った.その結果,実用的な遅延時間で遠隔接続とアクセス制御を実現できることが分かった.}, keywords = {}, pubstate = {published}, tppubtype = {article} } 我々は,DLNA機器の接続範囲をホームネットワーク内から宅外·家庭間に拡張することを支援するワームホールデバイスと呼ぶソフトウェアを開発した.ワームホールデバイスは,既存のDLNA機器および家庭用UPnPルータとの接続性を持つとともに,SIPサーバを利用してホームネットワーク間の接続を一括して行う.また,ユーザの設定したルールに基づいてDLNA機器やコンテンツのアクセス制御を実現する.市販のDLNA機器や家庭用UPnPルータ,家庭向けインターネット接続サービスを用いた複数のホームネットワーク環境を構築し,相互接続とコンテンツ共有に関する実験を行った.その結果,実用的な遅延時間で遠隔接続とアクセス制御を実現できることが分かった. |
吉永 努; 西村 康彦 対故障・適応でデッドロック回復ルーティングのためのネットワーク再構成プロトコル Journal Article In: 電子情報通信学会論文誌, J91-D (12), pp. 2881 – 2891, 2008. @article{yoshinagaieice2008, title = {対故障・適応でデッドロック回復ルーティングのためのネットワーク再構成プロトコル}, author = {吉永 努 and 西村 康彦}, year = {2008}, date = {2008-12-01}, journal = {電子情報通信学会論文誌}, volume = {J91-D}, number = {12}, pages = {2881 -- 2891}, abstract = {並列分散処理計算機用の耐故障/適応ルーチングアルゴリズムとして，動的ネットワーク再構成によってルーチング機能を実行時に切り換える方式が提案されている．本論文では，ネットワーク再構成中に一つのPE（Processing Element）に排出可能なパケット数を設定し，排出パケット数がその値に達するまでネットワークへのパケット注入を継続する動的ネットワーク再構成プロトコルを提案する．これにより，ネットワーク再構成中のパケット注入待ち時間を減らす．対象とするルーチングアルゴリズムは，k-ary n-cube用の耐故障/適応デッドロック回復ルーチングとする．デッドロック回復にup*/down*ルーチングとL-turnルーチングを使用する16-ary 2-cubeネットワークについてシミュレーションを行った．提案するプロトコルは，従来の静的，及びパケット注入停止型プロトコルと比較して，ネットワーク再構成中のスループット維持とネットワーク再構成後の低遅延化に貢献することを示す．}, keywords = {}, pubstate = {published}, tppubtype = {article} } 並列分散処理計算機用の耐故障/適応ルーチングアルゴリズムとして，動的ネットワーク再構成によってルーチング機能を実行時に切り換える方式が提案されている．本論文では，ネットワーク再構成中に一つのPE（Processing Element）に排出可能なパケット数を設定し，排出パケット数がその値に達するまでネットワークへのパケット注入を継続する動的ネットワーク再構成プロトコルを提案する．これにより，ネットワーク再構成中のパケット注入待ち時間を減らす．対象とするルーチングアルゴリズムは，k-ary n-cube用の耐故障/適応デッドロック回復ルーチングとする．デッドロック回復にup*/down*ルーチングとL-turnルーチングを使用する16-ary 2-cubeネットワークについてシミュレーションを行った．提案するプロトコルは，従来の静的，及びパケット注入停止型プロトコルと比較して，ネットワーク再構成中のスループット維持とネットワーク再構成後の低遅延化に貢献することを示す． |
研究会(査読無し)
Mpho Tjabane Ciphertext-only Cryptanalysis of a SubstitutionPermutation Network Inproceedings In: Technical Report of Network Computing Lab, Graduate School of Information Systems, 2008. @inproceedings{Tjabaneuec2008, title = {Ciphertext-only Cryptanalysis of a SubstitutionPermutation Network}, author = {Mpho Tjabane}, year = {2008}, date = {2008-11-01}, booktitle = {Technical Report of Network Computing Lab, Graduate School of Information Systems}, journal = {Technical Report of Network Computing Lab, Graduate School of Information Systems}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
小山 卓視; 武藤 大悟; 吉永 努 DMPで操作するDLNA機器とテレビ放送の遠隔視聴システムの提案 Inproceedings In: 情報処理学会 DICOMO2008, 2008. @inproceedings{koyamadicomo2008, title = {DMPで操作するDLNA機器とテレビ放送の遠隔視聴システムの提案}, author = {小山 卓視 and 武藤 大悟 and 吉永 努}, year = {2008}, date = {2008-07-11}, booktitle = {情報処理学会 DICOMO2008}, abstract = {我々はDigital Media Player（以下DMP）を用いて操作する、DLNA機器とテレビ放送の遠隔視聴システムを提案する。以前、我々は従来同一のホームネットワーク内に限られるDLNA通信をインターネット経由で行うことが出来る、DLNA情報家電の相互遠隔接続支援機構Wormhole Device（以下WD）の提案を行った。今回、我々はテレビ放送動画をコンテンツとするDLNA情報機器「TV-DMS」を作成した。これらを用いて、インターネットを介してDLNA機器とテレビ放送を遠隔視聴することができるシステムを構築した。また、我々は視聴に関する操作を全てDMPから行うことができるようWDに改良を加え、テレビ放送動画をDMPの接続されたテレビやメディアプレーヤを搭載した携帯端末から再生することを実現した。 近年、ホームネットワーク機器の相互接続に関する統一規格であるDLNA対応の情報家電が普及している。また、インターネットへのブロードバンドアクセス回線が広く普及している。このことから、宅外からもDLNA情報家電を簡単・安全に利用したいという要求が生まれる。そこで我々はWormhole Deviceと呼ぶ、DLNA情報家電の相互遠隔接続支援機構を開発した。WDはインターネットを介したDMPとDigital Media Server（以下DMS）のDLNA通信を実現する。例えば、孫宅のDMSに蓄えられたホームビデオの動画を、インターネットを介して祖父宅のDMP で再生することが可能となる。また、我々はWDを携帯端末に応用し、Mobile-Wormhole Device（以下M-WD）を開発した。M-WDとWDを用いることで、携帯端末に搭載したDMPと自宅のDMSのインターネットを介したDLNA通信を実現する。例えば、自宅のDMSに蓄えられた音楽や動画をホットスポットに繋がった携帯端末で再生することが可能となる。 WD及びM-WDは、DMPとDMSのみならず種々のDLNA情報家電同士を相互遠隔接続させることができる。そこで、我々はTV-DMSと呼ぶ、テレビ放送の動画をコンテンツとするDLNA情報家電のプロトタイプを開発した。TV-DMSはUPnP Deviceとして動作するため、ローカルネットワーク上のDMPからSSDPを通じて検出される。TV-DMSの提供するコンテンツは、テレビ放送のリアルタイムストリーミング動画である。コンテンツのタイトルはテレビ放送局名であり、DMPからそれを選択することでテレビ放送を視聴することが出来る。また、録画機能も備えており、録画した動画はTV-DMSが内蔵するDMSに蓄えられ、いつでも視聴可能となる。TV-DMSのプロトタイプは、テレビチューナ付きビデオキャプチャボードを搭載したPCに、ビデオキャプチャボードから取得したMPEG2動画をストリーミング中継する機能を持ったUPnP Deviceソフトウエアを実装して開発した。そして、このTV-DMSとDMPをWDやM-WDによって遠隔接続することで、インターネットを介したテレビ放送の遠隔視聴システムを構築した。 ところで、WDはUPnP Deviceとして動作し、その操作はUPnP Control Pointとして動作するWD CPから行うよう設計されている。WD CPもWDと同様に現在はPCに実装されており、その操作インタフェースはキャラクタユーザインタフェース（CUI）である。しかし、CUIのコマンドラインからWDを操作することはホームネットワークのユーザにとって敷居が高いと考えられる。それに対して、DMPはホームネットワークユーザにとって最も慣れ親しんだ操作インタフェースであり、WDはUPnP Deviceとして動作するため市販のDMPからWDを検出することも容易である。故に、DMPのみを用いてWDを操作し、遠隔にあるDMSにアクセスすることができればホームネットワークユーザにとって WDの操作に関する敷居を低くすることが出来る。そこで、我々はWDにDMPから操作を行うことが出来るよう改良を加えた。DMPにはWDがUPnP Deviceとして認識され、これを選択すると遠隔にあるDLNA情報家電の一覧が表示される。そして任意の情報家電を選択すると自動的にDMPと情報家電の遠隔接続が開始される。すると、選択した情報家電に蓄えられたコンテンツのリストが表示され、あとはコンテンツを選択して再生を行えばよい。この仕組みを用いて、DMPからWDを操作し、インターネットを介してTV-DMSのテレビ放送動画をDMPにて視聴するシステムを構築した。 関連研究としては、ロケーションフリーとスリングボックスが挙げられる。ロケーションフリーはテレビ放送をMPEG2やMPEG４にリアルタイムに変換し、インターネットを介してテレビ放送動画をPCやロケーションフリーTVボックスを用いてテレビで視聴することが出来る。また、スリングボックスはPCと携帯端末にてテレビ放送動画を視聴することが出来る。それに対し、我々の構築したシステムはDLNAに準拠したホームネットワークにて使用することを想定しており、オールIPでDMPによるテレビ放送の遠隔視聴が出来るほか、種々のDLNA情報家電の相互遠隔接続が可能である。}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 我々はDigital Media Player（以下DMP）を用いて操作する、DLNA機器とテレビ放送の遠隔視聴システムを提案する。以前、我々は従来同一のホームネットワーク内に限られるDLNA通信をインターネット経由で行うことが出来る、DLNA情報家電の相互遠隔接続支援機構Wormhole Device（以下WD）の提案を行った。今回、我々はテレビ放送動画をコンテンツとするDLNA情報機器「TV-DMS」を作成した。これらを用いて、インターネットを介してDLNA機器とテレビ放送を遠隔視聴することができるシステムを構築した。また、我々は視聴に関する操作を全てDMPから行うことができるようWDに改良を加え、テレビ放送動画をDMPの接続されたテレビやメディアプレーヤを搭載した携帯端末から再生することを実現した。 近年、ホームネットワーク機器の相互接続に関する統一規格であるDLNA対応の情報家電が普及している。また、インターネットへのブロードバンドアクセス回線が広く普及している。このことから、宅外からもDLNA情報家電を簡単・安全に利用したいという要求が生まれる。そこで我々はWormhole Deviceと呼ぶ、DLNA情報家電の相互遠隔接続支援機構を開発した。WDはインターネットを介したDMPとDigital Media Server（以下DMS）のDLNA通信を実現する。例えば、孫宅のDMSに蓄えられたホームビデオの動画を、インターネットを介して祖父宅のDMP で再生することが可能となる。また、我々はWDを携帯端末に応用し、Mobile-Wormhole Device（以下M-WD）を開発した。M-WDとWDを用いることで、携帯端末に搭載したDMPと自宅のDMSのインターネットを介したDLNA通信を実現する。例えば、自宅のDMSに蓄えられた音楽や動画をホットスポットに繋がった携帯端末で再生することが可能となる。 WD及びM-WDは、DMPとDMSのみならず種々のDLNA情報家電同士を相互遠隔接続させることができる。そこで、我々はTV-DMSと呼ぶ、テレビ放送の動画をコンテンツとするDLNA情報家電のプロトタイプを開発した。TV-DMSはUPnP Deviceとして動作するため、ローカルネットワーク上のDMPからSSDPを通じて検出される。TV-DMSの提供するコンテンツは、テレビ放送のリアルタイムストリーミング動画である。コンテンツのタイトルはテレビ放送局名であり、DMPからそれを選択することでテレビ放送を視聴することが出来る。また、録画機能も備えており、録画した動画はTV-DMSが内蔵するDMSに蓄えられ、いつでも視聴可能となる。TV-DMSのプロトタイプは、テレビチューナ付きビデオキャプチャボードを搭載したPCに、ビデオキャプチャボードから取得したMPEG2動画をストリーミング中継する機能を持ったUPnP Deviceソフトウエアを実装して開発した。そして、このTV-DMSとDMPをWDやM-WDによって遠隔接続することで、インターネットを介したテレビ放送の遠隔視聴システムを構築した。 ところで、WDはUPnP Deviceとして動作し、その操作はUPnP Control Pointとして動作するWD CPから行うよう設計されている。WD CPもWDと同様に現在はPCに実装されており、その操作インタフェースはキャラクタユーザインタフェース（CUI）である。しかし、CUIのコマンドラインからWDを操作することはホームネットワークのユーザにとって敷居が高いと考えられる。それに対して、DMPはホームネットワークユーザにとって最も慣れ親しんだ操作インタフェースであり、WDはUPnP Deviceとして動作するため市販のDMPからWDを検出することも容易である。故に、DMPのみを用いてWDを操作し、遠隔にあるDMSにアクセスすることができればホームネットワークユーザにとって WDの操作に関する敷居を低くすることが出来る。そこで、我々はWDにDMPから操作を行うことが出来るよう改良を加えた。DMPにはWDがUPnP Deviceとして認識され、これを選択すると遠隔にあるDLNA情報家電の一覧が表示される。そして任意の情報家電を選択すると自動的にDMPと情報家電の遠隔接続が開始される。すると、選択した情報家電に蓄えられたコンテンツのリストが表示され、あとはコンテンツを選択して再生を行えばよい。この仕組みを用いて、DMPからWDを操作し、インターネットを介してTV-DMSのテレビ放送動画をDMPにて視聴するシステムを構築した。 関連研究としては、ロケーションフリーとスリングボックスが挙げられる。ロケーションフリーはテレビ放送をMPEG2やMPEG４にリアルタイムに変換し、インターネットを介してテレビ放送動画をPCやロケーションフリーTVボックスを用いてテレビで視聴することが出来る。また、スリングボックスはPCと携帯端末にてテレビ放送動画を視聴することが出来る。それに対し、我々の構築したシステムはDLNAに準拠したホームネットワークにて使用することを想定しており、オールIPでDMPによるテレビ放送の遠隔視聴が出来るほか、種々のDLNA情報家電の相互遠隔接続が可能である。 |
呉 敬源; 武藤 大悟; 小山 卓視; 吉永 努 Mechanism for Sharing Media Content in Multiple Home Network Environments Inproceedings In: 情報処理学会 ユビキタスコンピューティングシステム研究会第19回研究発表会, 2008. @inproceedings{wuubi2008, title = {Mechanism for Sharing Media Content in Multiple Home Network Environments}, author = {呉 敬源 and 武藤 大悟 and 小山 卓視 and 吉永 努}, year = {2008}, date = {2008-07-10}, booktitle = {情報処理学会 ユビキタスコンピューティングシステム研究会第19回研究発表会}, journal = {情報処理学会 ユビキタスコンピューティングシステム研究会第19回研究発表会}, abstract = {Recently, many DLNA [1] products have entered the market. However, both the UPnP architecture [2] and DLNA guidelines for these products are only applicable to single home networks. We propose a new mechanism for sharing media content in multiple home network environments. We present a Wormhole Device (WD) system based on DLNA and SIP [5] and a Digital Media Controller (DMC) system based on DLNA and implemented on a mobile device. In correspondence with the WD, the DMC locates Digital Media Servers (DMS), Digital Media Renderers (DMR) on multiple home networks, and rends single media content on two DMRs that are deployed in two different home networks synchronously.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Recently, many DLNA [1] products have entered the market. However, both the UPnP architecture [2] and DLNA guidelines for these products are only applicable to single home networks. We propose a new mechanism for sharing media content in multiple home network environments. We present a Wormhole Device (WD) system based on DLNA and SIP [5] and a Digital Media Controller (DMC) system based on DLNA and implemented on a mobile device. In correspondence with the WD, the DMC locates Digital Media Servers (DMS), Digital Media Renderers (DMR) on multiple home networks, and rends single media content on two DMRs that are deployed in two different home networks synchronously. |
吉永 努; 村上 弘和; 鯉渕 道絋 2-Dトーラスネットワークにおける動的通信予測による低遅延化 Inproceedings In: ACS22, 2008. @inproceedings{yoshinagaacs2008, title = {2-Dトーラスネットワークにおける動的通信予測による低遅延化}, author = {吉永 努 and 村上 弘和 and 鯉渕 道絋}, year = {2008}, date = {2008-06-01}, booktitle = {ACS22}, abstract = {本論文では，予測スイッチングを用いた並列計算機ネットワークの低遅延通信技術について述べる．特に，予測ミスによって発生するパケットへの対処方法を示すと共に，予測ミスパケットの発生を削減する手法を提案する．また，シミュレーション結果を示し，通信予測のヒット率と通信遅延の削減効果について考察する．2-D トーラスネットワークで次元順ルーティングを行う場合，ネットワーク負荷が低い場合には予測ヒット率に応じたルーティング計算時間の削減効果が得られた．また，予測器の精度を上げることにより，ネットワークが飽和する直前までの比較的高い通信負荷を与えても，パケット平均遅延の削減が可能であることを示す．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本論文では，予測スイッチングを用いた並列計算機ネットワークの低遅延通信技術について述べる．特に，予測ミスによって発生するパケットへの対処方法を示すと共に，予測ミスパケットの発生を削減する手法を提案する．また，シミュレーション結果を示し，通信予測のヒット率と通信遅延の削減効果について考察する．2-D トーラスネットワークで次元順ルーティングを行う場合，ネットワーク負荷が低い場合には予測ヒット率に応じたルーティング計算時間の削減効果が得られた．また，予測器の精度を上げることにより，ネットワークが飽和する直前までの比較的高い通信負荷を与えても，パケット平均遅延の削減が可能であることを示す． |
Shan Axida; Ta Quoc Viet; 吉永 努 Pipelined Round-Robin Broadcast Algorithm in Homogeneous Clusters of SMP Inproceedings In: 情報処理学会 第169回計算機アーキテクチャ・第114回ハイパフォーマンスコンピューティング合同研究発表会, 2008. @inproceedings{Axidahokke2008, title = {Pipelined Round-Robin Broadcast Algorithm in Homogeneous Clusters of SMP}, author = {Shan Axida and Ta Quoc Viet and 吉永 努}, year = {2008}, date = {2008-03-05}, booktitle = {情報処理学会 第169回計算機アーキテクチャ・第114回ハイパフォーマンスコンピューティング合同研究発表会}, abstract = {This study proposes a novel broadcast algorithm for large-sized data over symmetric multiprocessor (SMP) clusters. The algorithm is based on round-robin scheduling, and a pipelined data scattering pattern. It can salvage all available communication resources of systems at every point in time and is thereby capable of achieving approximately the theoretical limit of performance. This implies that for a large data size on a network with any even number of nodes, the broadcast execution time is approximately the time required for a node to send data to another node. We compare the performance of the algorithm with that of broadcast algorithms that are widely used in high-performance computing systems.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } This study proposes a novel broadcast algorithm for large-sized data over symmetric multiprocessor (SMP) clusters. The algorithm is based on round-robin scheduling, and a pipelined data scattering pattern. It can salvage all available communication resources of systems at every point in time and is thereby capable of achieving approximately the theoretical limit of performance. This implies that for a large data size on a network with any even number of nodes, the broadcast execution time is approximately the time required for a node to send data to another node. We compare the performance of the algorithm with that of broadcast algorithms that are widely used in high-performance computing systems. |
小山 卓視; 呉 敬源; 武藤 大悟; 吉永 努 Mobile-Wormhole Wormhole Device: DLNA情報家電の相互遠隔接続支援機構の相互遠隔接続支援機構の携帯端末への応用 Inproceedings In: 情報処理学会 ユビキタスコンピューティングシステム研究会第17回研究発表会 , 2008. @inproceedings{koyamaubi2008, title = {Mobile-Wormhole Wormhole Device: DLNA情報家電の相互遠隔接続支援機構の相互遠隔接続支援機構の携帯端末への応用 }, author = {小山 卓視 and 呉 敬源 and 武藤 大悟 and 吉永 努}, year = {2008}, date = {2008-02-27}, booktitle = {情報処理学会 ユビキタスコンピューティングシステム研究会第17回研究発表会 }, abstract = {我々は，DLNA情報家電を宅外から遠隔利用するためのソフトウェア開発に関する研究を行っている．本稿では，我々の開発したDLNA遠隔通信支援ソフトウェア「モバイルワームホールデバイス: M-WD」の携帯端末への実装について報告する．M-WD を搭載した携帯端末を宅外の公衆無線LANや他のホームネットワークに接続することで，自宅のDLNA情報家電との通信・コンテンツ共有を可能とする．実験的に複数のホームネットワークを構築し，一方のホームネットワークに参加した携帯端末上で遠隔ホームネットワーク上のDMS コンテンツの再生ができることを確認した．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 我々は，DLNA情報家電を宅外から遠隔利用するためのソフトウェア開発に関する研究を行っている．本稿では，我々の開発したDLNA遠隔通信支援ソフトウェア「モバイルワームホールデバイス: M-WD」の携帯端末への実装について報告する．M-WD を搭載した携帯端末を宅外の公衆無線LANや他のホームネットワークに接続することで，自宅のDLNA情報家電との通信・コンテンツ共有を可能とする．実験的に複数のホームネットワークを構築し，一方のホームネットワークに参加した携帯端末上で遠隔ホームネットワーク上のDMS コンテンツの再生ができることを確認した． |
2007
研究会(査読無し)
武藤 大悟; 吉永 努 ワームホールデバイス： DLNA情報家電の遠隔相互接続支援機構 Inproceedings In: 情報処理学会 DICOMO2007, 2007. @inproceedings{mutoudicomo2007, title = {ワームホールデバイス： DLNA情報家電の遠隔相互接続支援機構}, author = {武藤 大悟 and 吉永 努}, year = {2007}, date = {2007-07-04}, booktitle = {情報処理学会 DICOMO2007}, abstract = {本論文では，従来家庭内に閉じられているDLNA情報家電の通信に対しソフトウェアによる遠隔通信支援機構を導入し，複数家庭間でのコンテンツ共有／利用を実現する仕組みを提案する．ワームホールデバイスと呼ぶソフトウェアを各家庭に導入すると共に SIP サーバを利用し，各家庭に設置されたDLNA情報家電間での通信をサポートする．ワームホールデバイスは，相互接続に必要なユーザ認証，NAT トラバーサル，DLNA機器情報の管理，UPnP通信の中継などを一括して行う．提案する遠隔通信機構は，一般的な家庭用インターネット接続機器や既存のDLNA情報家電と親和性が高く，ユーザからの複雑な設定を必要としないことなどを特徴とする．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本論文では，従来家庭内に閉じられているDLNA情報家電の通信に対しソフトウェアによる遠隔通信支援機構を導入し，複数家庭間でのコンテンツ共有／利用を実現する仕組みを提案する．ワームホールデバイスと呼ぶソフトウェアを各家庭に導入すると共に SIP サーバを利用し，各家庭に設置されたDLNA情報家電間での通信をサポートする．ワームホールデバイスは，相互接続に必要なユーザ認証，NAT トラバーサル，DLNA機器情報の管理，UPnP通信の中継などを一括して行う．提案する遠隔通信機構は，一般的な家庭用インターネット接続機器や既存のDLNA情報家電と親和性が高く，ユーザからの複雑な設定を必要としないことなどを特徴とする． |
吉永 努; 村上 弘和; 鯉渕 道紘 2-Dトーラスネットワークにおける動的通信予測の効果 Inproceedings In: 先進的計算基盤システムシンポジウムSACSIS2007, pp. 219 – 226, 2007. @inproceedings{yoshinagasacsis2007, title = {2-Dトーラスネットワークにおける動的通信予測の効果}, author = {吉永 努 and 村上 弘和 and 鯉渕 道紘}, year = {2007}, date = {2007-05-23}, booktitle = {先進的計算基盤システムシンポジウムSACSIS2007}, pages = {219 -- 226}, abstract = {本論文では，予測スイッチングを用いた並列計算機ネットワークの低遅延通信技術について述べる．特に，予測ミスによって発生するパケットへの対処方法を示すと供に，予測ミスパケットの発生を削減する手法を提案する．また，シミュレーション結果を示し，通信予測のヒット率と通信遅延の削減効果について考察する．k-ary 2-cube(k = 8, 16, 32) で次元順ルーティングを行う場合，ネットワーク負荷が低い場合には予測ヒット率に応じたルーティング計算時間の削減効果が得られた．また，予測器の精度を上げることにより，ネットワークの飽和スループットを改善すると供に，比較的高い通信負荷を与えても通信遅延の削減が可能であることを示す．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本論文では，予測スイッチングを用いた並列計算機ネットワークの低遅延通信技術について述べる．特に，予測ミスによって発生するパケットへの対処方法を示すと供に，予測ミスパケットの発生を削減する手法を提案する．また，シミュレーション結果を示し，通信予測のヒット率と通信遅延の削減効果について考察する．k-ary 2-cube(k = 8, 16, 32) で次元順ルーティングを行う場合，ネットワーク負荷が低い場合には予測ヒット率に応じたルーティング計算時間の削減効果が得られた．また，予測器の精度を上げることにより，ネットワークの飽和スループットを改善すると供に，比較的高い通信負荷を与えても通信遅延の削減が可能であることを示す． |
村上 弘和; 鎌倉 正司郎; 吉永努 耐故障ネットワークルーティングに対する スロットリングに関する考察 Inproceedings In: 情報処理学会第69回全国大会, 2007. @inproceedings{murakamiipsj2007, title = {耐故障ネットワークルーティングに対する スロットリングに関する考察}, author = {村上 弘和 and 鎌倉 正司郎 and 吉永努}, year = {2007}, date = {2007-03-06}, booktitle = {情報処理学会第69回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
武藤 大悟; 吉永 努 情報家電ネットワークの遠隔相互接続のためのネットワークアーキテクチャ Inproceedings In: 情報処理学会第69回全国大会, 2007. @inproceedings{mutouipsj2007, title = {情報家電ネットワークの遠隔相互接続のためのネットワークアーキテクチャ}, author = {武藤 大悟 and 吉永 努}, year = {2007}, date = {2007-03-06}, booktitle = {情報処理学会第69回全国大会}, journal = {情報処理学会第69回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
吉永 努; 鯉渕 道紘; 鎌倉 正司郎 Analysis of Prediction Accuracy for Communications on k-ary n-cubes Inproceedings In: International Workshop on Innovative Architecture(IWIA'07), extended abstract, 2007. @inproceedings{yoshinagaiwia2007, title = {Analysis of Prediction Accuracy for Communications on k-ary n-cubes}, author = {吉永 努 and 鯉渕 道紘 and 鎌倉 正司郎}, year = {2007}, date = {2007-01-11}, booktitle = {International Workshop on Innovative Architecture(IWIA'07), extended abstract}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2006
論文誌(査読有り)
Ta Quoc Viet; 吉永 努 Improving Linpack Performance on SMP Clusters with Asynchronous MPI Programming Journal Article In: IPSJ Digital Courier, 2 , pp. 598 – 606, 2006. @article{vietipsjdc2006, title = {Improving Linpack Performance on SMP Clusters with Asynchronous MPI Programming}, author = {Ta Quoc Viet and 吉永 努}, year = {2006}, date = {2006-09-15}, journal = {IPSJ Digital Courier}, volume = {2}, pages = {598 -- 606}, abstract = {This study proposes asynchronous MPI, a simple and effective parallel programming model for SMP clusters, to reimplement the High Performance Linpack benchmark. The proposed model forces processors of an SMP node to workl in different phases, thereby avoiding unnecessary communication and computation bottlenecks. As a result, we can achieve significant improvements in performance with a minimal programming effort. In comparison with a de-facto flat MPI solution, our algorithm can yield a 20.6% performance improvement for a 16-node cluster of Xeon dual processor SMPs.}, keywords = {}, pubstate = {published}, tppubtype = {article} } This study proposes asynchronous MPI, a simple and effective parallel programming model for SMP clusters, to reimplement the High Performance Linpack benchmark. The proposed model forces processors of an SMP node to workl in different phases, thereby avoiding unnecessary communication and computation bottlenecks. As a result, we can achieve significant improvements in performance with a minimal programming effort. In comparison with a de-facto flat MPI solution, our algorithm can yield a 20.6% performance improvement for a 16-node cluster of Xeon dual processor SMPs. |
研究会(査読無し)
鎌倉 正司郎; 吉永 努; 鯉渕 道紘 2Dトーラスネットワークにおける動的予測ルーティング Inproceedings In: 情報処理学会研究報告 2006-ARC-169, pp. 97 – 102, 2006. @inproceedings{kamakuraarc2006, title = {2Dトーラスネットワークにおける動的予測ルーティング }, author = {鎌倉 正司郎 and 吉永 努 and 鯉渕 道紘}, year = {2006}, date = {2006-07-31}, booktitle = {情報処理学会研究報告 2006-ARC-169}, pages = {97 -- 102}, abstract = {並列計算機ネットワークにおいては，高スループット・低遅延通信を実現することが重要である．我々は，並列アプリケーションに見られる通信の規則性に着目し，その特性を利用して低遅延通信を実現するための動的予測ルーティングを提案する．本手法は，過去の通信履歴を基に次パケットの出力ポートを動的に予測する．予測が成立すれば，パケットヘッダのデコードからルータ内のスイッチ設定までに要する時間を短縮することができる．本論文では，動的予測機構を支援するルータのアーキテクチャと動的予測機構の有効性について考察する．NAS 並列ベンチマークプログラムから得られた通信トレースを用いた動的予測のヒット率を予備評価したところ，70～90％程度の予測精度を得られることがわかった．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 並列計算機ネットワークにおいては，高スループット・低遅延通信を実現することが重要である．我々は，並列アプリケーションに見られる通信の規則性に着目し，その特性を利用して低遅延通信を実現するための動的予測ルーティングを提案する．本手法は，過去の通信履歴を基に次パケットの出力ポートを動的に予測する．予測が成立すれば，パケットヘッダのデコードからルータ内のスイッチ設定までに要する時間を短縮することができる．本論文では，動的予測機構を支援するルータのアーキテクチャと動的予測機構の有効性について考察する．NAS 並列ベンチマークプログラムから得られた通信トレースを用いた動的予測のヒット率を予備評価したところ，70～90％程度の予測精度を得られることがわかった． |
西村 康彦; 鎌倉 正司郎; 吉永 努; 鯉渕道紘 耐故障・適応ルーティングの自動チューニングに関する研究 Inproceedings In: 先進的計算基盤システムシンポジウム(SACSIS2006)論文集, pp. 211 – 212, 2006. @inproceedings{nishimurasacsis2006, title = {耐故障・適応ルーティングの自動チューニングに関する研究}, author = {西村 康彦 and 鎌倉 正司郎 and 吉永 努 and 鯉渕道紘}, year = {2006}, date = {2006-05-22}, booktitle = {先進的計算基盤システムシンポジウム(SACSIS2006)論文集}, pages = {211 -- 212}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
鎌倉 正司郎; 西村 康彦; 吉永 努; 鯉渕 道紘 2Dトーラスネットワークにおける通信方向予測ルーティング Inproceedings In: 情報処理学会第68回全国大会論文集, pp. 127 – 128, 2006. @inproceedings{kamakuraipsj2006, title = {2Dトーラスネットワークにおける通信方向予測ルーティング}, author = {鎌倉 正司郎 and 西村 康彦 and 吉永 努 and 鯉渕 道紘}, year = {2006}, date = {2006-03-07}, booktitle = {情報処理学会第68回全国大会論文集}, journal = {情報処理学会第68回全国大会論文集}, volume = {1}, pages = {127 -- 128}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
鯉渕 道紘; 吉永 努; 西村 康彦 A Partial Irregular-Network Routing on Faulty k-ary n-cubes Inproceedings In: International Workshop on Innovative Architecture(IWIA'06), pp. 57 – 64, 2006. @inproceedings{koibuchiiwia2006, title = {A Partial Irregular-Network Routing on Faulty k-ary n-cubes}, author = {鯉渕 道紘 and 吉永 努 and 西村 康彦}, year = {2006}, date = {2006-01-23}, booktitle = {International Workshop on Innovative Architecture(IWIA'06)}, pages = {57 -- 64}, abstract = {Interconnection networks have been studied to connect a number of processing elements on parallel computers. Their design increasingly includes a challenge to high faulttolerance, as entire systems become complicated. This paper presents a partial irregular-network routing in order to provide a high fault-tolerance in k-ary n-cube networks. Since an irregular-network routing usually performs poorly in k-ary n-cube networks, it is only used for progressive deadlock-recovery, and avoiding hard failures. The network is logically divided into the fault and regular regions. In the regular region, most packets are transferred along fully adaptive paths that are computed, assuming that there are no hard failures, so as to uniformly distribute the traffic. Simulation results show that the proposed routing achieves the same throughput as that of Duato’s protocol under no hard failures. As the number of faulty links increases to up to 8 on 256 nodes, its throughput is only decreased by 15%. Moreover, the throughput of the proposed deadlockrecovery routing is almost maintained during a dynamic reconfiguration.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Interconnection networks have been studied to connect a number of processing elements on parallel computers. Their design increasingly includes a challenge to high faulttolerance, as entire systems become complicated. This paper presents a partial irregular-network routing in order to provide a high fault-tolerance in k-ary n-cube networks. Since an irregular-network routing usually performs poorly in k-ary n-cube networks, it is only used for progressive deadlock-recovery, and avoiding hard failures. The network is logically divided into the fault and regular regions. In the regular region, most packets are transferred along fully adaptive paths that are computed, assuming that there are no hard failures, so as to uniformly distribute the traffic. Simulation results show that the proposed routing achieves the same throughput as that of Duato’s protocol under no hard failures. As the number of faulty links increases to up to 8 on 256 nodes, its throughput is only decreased by 15%. Moreover, the throughput of the proposed deadlockrecovery routing is almost maintained during a dynamic reconfiguration. |
吉永 努; 鎌倉 正司郎; 鯉渕 道紘 Predictive Switching in 2-D Torus Routers Inproceedings In: International Workshop on Innovative Architecture(IWIA'06), pp. 65 – 72, 2006. @inproceedings{yoshinagaiwia2006, title = {Predictive Switching in 2-D Torus Routers}, author = {吉永 努 and 鎌倉 正司郎 and 鯉渕 道紘}, year = {2006}, date = {2006-01-23}, booktitle = {International Workshop on Innovative Architecture(IWIA'06)}, pages = {65 -- 72}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2005
論文誌(査読有り)
Ta Quoc Viet; 吉永努; Ben A. Abderazek; 曽和将容 Construction of Hybrid MPI-OpenMP Solutions for SMP Clusters Journal Article In: IPSJ Transactions on Advanced Computing Systems, 46 (SIG 3(ACS8)), pp. 25 – 37, 2005. @article{vietacs2005, title = {Construction of Hybrid MPI-OpenMP Solutions for SMP Clusters}, author = {Ta Quoc Viet and 吉永努 and Ben A. Abderazek and 曽和将容}, year = {2005}, date = {2005-01-15}, journal = {IPSJ Transactions on Advanced Computing Systems}, volume = {46}, number = {SIG 3(ACS8)}, pages = {25 -- 37}, abstract = {This paper proposes a middle-grain approach to construct hybrid MPI-OpenMP solutions for SMP clusters from an existing MPI algorithm. Experiments on different cluster platforms show that our solutions exceed the solutions that are based on the de-facto MPI model in most cases, and occasionally by as much as 40% of performance. We also prove an automatic outperformance of a thread-to-thread communication model over a traditional process-toprocess communication model in hybrid solutions. In addition, the paper performs a detailed analysis on the hardware and software factors affecting the performance of MPI in comparison to hybrid models.}, keywords = {}, pubstate = {published}, tppubtype = {article} } This paper proposes a middle-grain approach to construct hybrid MPI-OpenMP solutions for SMP clusters from an existing MPI algorithm. Experiments on different cluster platforms show that our solutions exceed the solutions that are based on the de-facto MPI model in most cases, and occasionally by as much as 40% of performance. We also prove an automatic outperformance of a thread-to-thread communication model over a traditional process-toprocess communication model in hybrid solutions. In addition, the paper performs a detailed analysis on the hardware and software factors affecting the performance of MPI in comparison to hybrid models. |
研究会(査読無し)
Ta Quoc Viet; 吉永 努 ASYNCHRONOUS PARALLEL PROGRAMMING MODEL FOR SMP CLUSTERS Inproceedings In: Parallel and Distributed Computing and Systems (PDCS), 2005. @inproceedings{vietpdcs2005, title = {ASYNCHRONOUS PARALLEL PROGRAMMING MODEL FOR SMP CLUSTERS}, author = {Ta Quoc Viet and 吉永 努}, year = {2005}, date = {2005-11-14}, booktitle = {Parallel and Distributed Computing and Systems (PDCS)}, journal = {Parallel and Distributed Computing and Systems (PDCS)}, abstract = {Our study proposes a novel MPI-only parallel programming model with improved performance for SMP clusters. By rescheduling tasks in a typical flat MPI solution, our model forces processors of an SMP node to work in different phases, thereby avoiding unneccessary communication and computation bottlenecks. This study achieves a significant performance improvement with a minimal programming effort. In comparison with a de-facto flat MPI solution, our algorithm can yield a 21% performance improvement for a 16-node cluster of Xeon dual-processor SMPs while performing a distributed matrix multiplication.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Our study proposes a novel MPI-only parallel programming model with improved performance for SMP clusters. By rescheduling tasks in a typical flat MPI solution, our model forces processors of an SMP node to work in different phases, thereby avoiding unneccessary communication and computation bottlenecks. This study achieves a significant performance improvement with a minimal programming effort. In comparison with a de-facto flat MPI solution, our algorithm can yield a 21% performance improvement for a 16-node cluster of Xeon dual-processor SMPs while performing a distributed matrix multiplication. |
Ta Quoc Viet; 吉永 努; Ben A. Abderazek Performance Enhancement for Matrix Multiplication on an SMP PC Cluster Inproceedings In: Proc. 2005 Summer United Workshops on Parallel, Distributed, and Cooperative Processing , 2005. @inproceedings{vietswopp2005, title = {Performance Enhancement for Matrix Multiplication on an SMP PC Cluster}, author = {Ta Quoc Viet and 吉永 努 and Ben A. Abderazek}, year = {2005}, date = {2005-08-03}, booktitle = {Proc. 2005 Summer United Workshops on Parallel, Distributed, and Cooperative Processing }, abstract = {Our study proposes a Reducing-size Task Assignation technique (RTA), which is a novel approach to solve the grain-size problem for the hybrid MPI-OpenMP thread-to-thread (hybrid TC) programming model in performing distributed matrix mulitplication on SMP PC clusters. Applying RTA, hybrid TC achieves an acceptable computation performance while retaining the dynamic task scheduling capability, thereby it can yield a 22% performance improvement for a 16-node cluster of Xeon dual-processor SMPs in comparison with the pure MPI model. Moreover, we provide formulas to predict hybrid TC performance in different circumstances.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Our study proposes a Reducing-size Task Assignation technique (RTA), which is a novel approach to solve the grain-size problem for the hybrid MPI-OpenMP thread-to-thread (hybrid TC) programming model in performing distributed matrix mulitplication on SMP PC clusters. Applying RTA, hybrid TC achieves an acceptable computation performance while retaining the dynamic task scheduling capability, thereby it can yield a 22% performance improvement for a 16-node cluster of Xeon dual-processor SMPs in comparison with the pure MPI model. Moreover, we provide formulas to predict hybrid TC performance in different circumstances. |
吉永 努; 西村 康彦; 曽和将容 耐故障・適応ルーティングのためのネットワーク再構成プロトコルの評価 Inproceedings In: 先進的計算基盤システムシンポジウム SACSIS 2005, 2005. @inproceedings{yoshinagasacsis2005, title = {耐故障・適応ルーティングのためのネットワーク再構成プロトコルの評価}, author = {吉永 努 and 西村 康彦 and 曽和将容}, year = {2005}, date = {2005-05-18}, booktitle = {先進的計算基盤システムシンポジウム SACSIS 2005}, abstract = {並列分散処理計算機用の耐故障／適応ルーティング・アルゴリズムとして，動的ネットワーク再構成によってルーティング機能を切替える方式が提案されている．本論文では，n-ary n-cube用の耐故障／適応ルーティングDetour-UD を用いて，動的ネットワーク再構成プロトコルが通信性能に与える影響について報告する．また，ネットワーク再構成処理がルーティング表を更新する時に新旧のルーティング関数の関係から配送不能になるパケットをルーティング表に付加したフラグで管理する方式を提案する．さらに，そのフラグで示されたパケットをネットワーク再構成後にドレインするプロトコルと，ネットワーク再構成中にネットワーク負荷を下げるプロトコルを提案し，シミュレーションによりその有効性を示す． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 並列分散処理計算機用の耐故障／適応ルーティング・アルゴリズムとして，動的ネットワーク再構成によってルーティング機能を切替える方式が提案されている．本論文では，n-ary n-cube用の耐故障／適応ルーティングDetour-UD を用いて，動的ネットワーク再構成プロトコルが通信性能に与える影響について報告する．また，ネットワーク再構成処理がルーティング表を更新する時に新旧のルーティング関数の関係から配送不能になるパケットをルーティング表に付加したフラグで管理する方式を提案する．さらに，そのフラグで示されたパケットをネットワーク再構成後にドレインするプロトコルと，ネットワーク再構成中にネットワーク負荷を下げるプロトコルを提案し，シミュレーションによりその有効性を示す． |
西村 康彦; 吉永 努; 曽和 将容 耐故障・適応ルーティングのセルフチューニングに関する検討 Inproceedings In: 電子情報通信学会 CPSY/DC合同研究会, 2005. @inproceedings{nishimuracpsy2005, title = {耐故障・適応ルーティングのセルフチューニングに関する検討}, author = {西村 康彦 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-04-08}, booktitle = {電子情報通信学会 CPSY/DC合同研究会}, abstract = {大規模並列計算機ネットワーク用耐故障・適応ルーティングのセルフチューニングに関する検討を行った．大規模なネットワークは，飽和すると通信性能が低下する．また，輻輳回避に非最短経路でルーティングを行うことでネットワーク負荷が分散され，通信性能の向上が期待できる．さらに，動的故障に伴うネットワーク再構成処理では，通信性能維持とパケットの破棄・再送のトレードオフを考える必要がある．そのため，ネットワーク自身が状況に応じたセルフチューニングを行い，通信性能低下を防ぐ手法を提案する．本稿では，我々の研究室で開発した Detour-UD ルーティングのデッドロック検出機能をセルフチューニングに応用する手法について述べる．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 大規模並列計算機ネットワーク用耐故障・適応ルーティングのセルフチューニングに関する検討を行った．大規模なネットワークは，飽和すると通信性能が低下する．また，輻輳回避に非最短経路でルーティングを行うことでネットワーク負荷が分散され，通信性能の向上が期待できる．さらに，動的故障に伴うネットワーク再構成処理では，通信性能維持とパケットの破棄・再送のトレードオフを考える必要がある．そのため，ネットワーク自身が状況に応じたセルフチューニングを行い，通信性能低下を防ぐ手法を提案する．本稿では，我々の研究室で開発した Detour-UD ルーティングのデッドロック検出機能をセルフチューニングに応用する手法について述べる． |
杉原 健司; 志田 匡士; 吉永 努; 曽和 将容 キャンパスP2Pネットワークにおけるパーソナライズド検索 Inproceedings In: 電子情報通信学会技術研究報告, 2005. @inproceedings{sugiharacpsy2005, title = {キャンパスP2Pネットワークにおけるパーソナライズド検索}, author = {杉原 健司 and 志田 匡士 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-17}, booktitle = {電子情報通信学会技術研究報告}, abstract = {本稿では，キャンパスレベルを想定したP2Pネットワークにおいて，そのネットワークに参加する各ユーザが分散して提供するサービスや共有ドキュメントを有効活用するための新たな情報検索方式を提案する．具体的には，ピアの評価，関連キーワードの学習，ドキュメントのスコア化とそれに伴うスコア制御機能を備えることで，各ユーザの趣向にそった情報検索を可能にする．そして，実装したシステムを利用使用した予備実験結果を示し，提案システムの有効性について議論する．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 本稿では，キャンパスレベルを想定したP2Pネットワークにおいて，そのネットワークに参加する各ユーザが分散して提供するサービスや共有ドキュメントを有効活用するための新たな情報検索方式を提案する．具体的には，ピアの評価，関連キーワードの学習，ドキュメントのスコア化とそれに伴うスコア制御機能を備えることで，各ユーザの趣向にそった情報検索を可能にする．そして，実装したシステムを利用使用した予備実験結果を示し，提案システムの有効性について議論する． |
西村 康彦; 戸村 元; 吉永 努; 曽和 将容 k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討 Inproceedings In: 情報処理学会第67回全国大会, 2005. @inproceedings{nishimuraipsj2005, title = {k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討}, author = {西村 康彦 and 戸村 元 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-02}, booktitle = {情報処理学会第67回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
舩山 裕右; 戸村 元; 吉永 努; 曽和 将容 耐故障Detour-UDルーティングアルゴリズムシミュレーションによる評価 Inproceedings In: 情報処理学会第67回全国大会, 2005. @inproceedings{hunayamaipsj2005, title = {耐故障Detour-UDルーティングアルゴリズムシミュレーションによる評価}, author = {舩山 裕右 and 戸村 元 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-02}, booktitle = {情報処理学会第67回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
志田 匡士; 杉原 健司; 吉永 努; 曽和 将容 JXTAを用いたP2Pネットワークにおける認証機能委託と知的検索 Inproceedings In: 情報処理学会第67回全国大会, 2005. @inproceedings{shidaipsj2005, title = {JXTAを用いたP2Pネットワークにおける認証機能委託と知的検索}, author = {志田 匡士 and 杉原 健司 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-02}, booktitle = {情報処理学会第67回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
西村 康彦; 戸村 元; 吉永 努; 曽和 将容 k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討 Inproceedings In: 情報処理学会第67回全国大会, 2005. @inproceedings{nishimuraipsj2005b, title = {k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討}, author = {西村 康彦 and 戸村 元 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-02}, booktitle = {情報処理学会第67回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
西村 康彦; 戸村 元; 吉永 努; 曽和 将容 k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討 Inproceedings In: 情報処理学会第67回全国大会, 2005. @inproceedings{, title = {k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討}, author = {西村 康彦 and 戸村 元 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-02}, booktitle = {情報処理学会第67回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
西村 康彦; 戸村 元; 吉永 努; 曽和 将容 k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討 Inproceedings In: 情報処理学会第67回全国大会, 2005. @inproceedings{b, title = {k-ary n-cube ネットワークの輻輳回避ルーティングに関する検討}, author = {西村 康彦 and 戸村 元 and 吉永 努 and 曽和 将容}, year = {2005}, date = {2005-03-02}, booktitle = {情報処理学会第67回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
吉永 努; 西村 康彦 Performance Evaluation of Dynamic Network Reconfiguration using Detour-UD Routing Inproceedings In: Proc. 8th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems(IWIA'05), pp. 110 – 118, IEEE CS, 2005. @inproceedings{yoshinagaiwia2005, title = {Performance Evaluation of Dynamic Network Reconfiguration using Detour-UD Routing}, author = {吉永 努 and 西村 康彦}, year = {2005}, date = {2005-01-17}, booktitle = {Proc. 8th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems(IWIA'05)}, pages = {110 -- 118}, publisher = { IEEE CS}, abstract = {Fault-tolerance is an emerging issue for massively parallel computers. This paper describes the performance impact of dynamic network reconfiguration protocols using a fault-tolerant, adaptive deadlock-recovery routing algorithm, Detour-UD, for k-ary n-cubes. We propose a scheme to specify unroutable packets by managing drain-flags in routing tables. We also propose two selective drainage protocols. One protocol drains the unroutable packets specified by the drain-flags after the reconfiguration process. The other protocol drains deadlocked packets to reduce the network load during the reconfiguration process. Our simulation results show that the first protocol helps reduce the number of drainage packets, and the second one keeps the network throughput during the reconfiguration process.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } Fault-tolerance is an emerging issue for massively parallel computers. This paper describes the performance impact of dynamic network reconfiguration protocols using a fault-tolerant, adaptive deadlock-recovery routing algorithm, Detour-UD, for k-ary n-cubes. We propose a scheme to specify unroutable packets by managing drain-flags in routing tables. We also propose two selective drainage protocols. One protocol drains the unroutable packets specified by the drain-flags after the reconfiguration process. The other protocol drains deadlocked packets to reduce the network load during the reconfiguration process. Our simulation results show that the first protocol helps reduce the number of drainage packets, and the second one keeps the network throughput during the reconfiguration process. |
2004
論文誌(査読有り)
吉永 努; 細越 洋行; 曽和 将容 耐故障性を考慮した k-ary n-cube 用適応デッドロック回復ルーティング Journal Article In: 情報処理学会ACS論文誌, 45 (SIG 11(ACS7)), pp. 408 – 419, 2004. @article{yoshinagaacs2004, title = {耐故障性を考慮した k-ary n-cube 用適応デッドロック回復ルーティング}, author = {吉永 努 and 細越 洋行 and 曽和 将容}, year = {2004}, date = {2004-10-15}, journal = {情報処理学会ACS論文誌}, volume = {45}, number = {SIG 11(ACS7)}, pages = {408 -- 419}, abstract = {並列分散計算機用のネットワークを対象として，故障チャネル／ノードへの耐性を考 慮した適応型デッドロック回復ルーティングについて述べる．k-ary n-cubeの規則性を活用したルーティングを不定型ネットワークにも対応可能にすることにより，任意の故障チャネルに対してデッドロックフリーなルーティングアルゴリズムを提案する。このアルゴリズムは，物理チャネル当たり最低2本の仮想チャネルを使用して構築でき，通信経路が故障チャネルと関係ない場合の完全適応ルーティングと故障チャネル付近での最短経路の迂回をサポートすることを特徴とする。ハードウェア記述言語を使用した2次元トーラス用ルータの設計とk=10における通信シミュレーション結果を示し，提案するルーティングアルゴリズムの有効性について議論する． }, keywords = {}, pubstate = {published}, tppubtype = {article} } 並列分散計算機用のネットワークを対象として，故障チャネル／ノードへの耐性を考 慮した適応型デッドロック回復ルーティングについて述べる．k-ary n-cubeの規則性を活用したルーティングを不定型ネットワークにも対応可能にすることにより，任意の故障チャネルに対してデッドロックフリーなルーティングアルゴリズムを提案する。このアルゴリズムは，物理チャネル当たり最低2本の仮想チャネルを使用して構築でき，通信経路が故障チャネルと関係ない場合の完全適応ルーティングと故障チャネル付近での最短経路の迂回をサポートすることを特徴とする。ハードウェア記述言語を使用した2次元トーラス用ルータの設計とk=10における通信シミュレーション結果を示し，提案するルーティングアルゴリズムの有効性について議論する． |
研究会(査読無し)
Ta Quoc Viet; 吉永努; 曽和将容 Optimization for Hybrid MPI-OpenMP Programs with Thread-to-thread Communication Inproceedings In: Proc. 2004 Summer United Workshops on Parallel, Distributed and Cooperative Processing, pp. 19 – 24, 2004. @inproceedings{vietswopp2004, title = { Optimization for Hybrid MPI-OpenMP Programs with Thread-to-thread Communication}, author = {Ta Quoc Viet and 吉永努 and 曽和将容}, year = {2004}, date = {2004-07-30}, booktitle = {Proc. 2004 Summer United Workshops on Parallel, Distributed and Cooperative Processing}, number = {CPSY2004-12}, pages = {19 -- 24}, abstract = {This paper proposes a middle-grain approach to construct hybrid MPI-OpenMP solutions for SMP clusters from an existing MPI algorithm. Experiments with “the High Performance Parallel Benchmark—HPL” on different cluster platforms show that, our solutions exceed the solutions based on a de-facto MPI model in most cases, and sometimes by as much as 34.5% of performance. We also prove an automatic outperformance of a thread-to-thread communication model over a classical process-to-process communication model in hybrid solutions. }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } This paper proposes a middle-grain approach to construct hybrid MPI-OpenMP solutions for SMP clusters from an existing MPI algorithm. Experiments with “the High Performance Parallel Benchmark—HPL” on different cluster platforms show that, our solutions exceed the solutions based on a de-facto MPI model in most cases, and sometimes by as much as 34.5% of performance. We also prove an automatic outperformance of a thread-to-thread communication model over a classical process-to-process communication model in hybrid solutions. |
吉永 努; Ta Quoc Viet Optimization for Hybrid MPI-OpenMP Programs on a Cluster of SMP PCs Inproceedings In: Japan-Tunisia Workshop on Computer Systems and Information Technology, 2004. @inproceedings{yoshinagajt-scit2004, title = {Optimization for Hybrid MPI-OpenMP Programs on a Cluster of SMP PCs}, author = {吉永 努 and Ta Quoc Viet}, year = {2004}, date = {2004-07-09}, booktitle = {Japan-Tunisia Workshop on Computer Systems and Information Technology}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
吉永努; 細越洋行; 曽和将容 耐故障性を考慮した k-ary n-cube 用適応デッドロック回復ルーティング Inproceedings In: 先進的計算基盤システムシンポジウム SACSIS 2004, 2004. @inproceedings{yoshinagasacsis2004, title = {耐故障性を考慮した k-ary n-cube 用適応デッドロック回復ルーティング}, author = {吉永努 and 細越洋行 and 曽和将容}, year = {2004}, date = {2004-05-26}, booktitle = {先進的計算基盤システムシンポジウム SACSIS 2004}, journal = {先進的計算基盤システムシンポジウム SACSIS 2004}, abstract = {並列分散計算機用のネットワークを対象として，故障チャネル／ノードへの耐性を考 慮した適応型デッドロック回復ルーティングについて述べる． の規則性を活用したルーティングを不定型ネットワークにも対応可能にすることにより，任意の故障チャネルに対してデッドロックフリーなルーティングアルゴリズムを提案する。このアルゴリズムは，物理チャネル当たり最低 本の仮想チャネルを使用して構築でき，通信経路が故障チャネルと関係ない場合の完全適応ルーティングと故障チャネル付近での最短経路の迂回をサポートすることを特徴とする。 }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 並列分散計算機用のネットワークを対象として，故障チャネル／ノードへの耐性を考 慮した適応型デッドロック回復ルーティングについて述べる． の規則性を活用したルーティングを不定型ネットワークにも対応可能にすることにより，任意の故障チャネルに対してデッドロックフリーなルーティングアルゴリズムを提案する。このアルゴリズムは，物理チャネル当たり最低 本の仮想チャネルを使用して構築でき，通信経路が故障チャネルと関係ない場合の完全適応ルーティングと故障チャネル付近での最短経路の迂回をサポートすることを特徴とする。 |
戸村 元; 細越 洋行; 吉永 努; 曽和 将容 動的故障に対応する並列計算機用適応ルータに関する検討 Inproceedings In: 電子情報通信学会 CPSY/DC合同研究会, 2004. @inproceedings{tomuracpsy2004, title = { 動的故障に対応する並列計算機用適応ルータに関する検討}, author = {戸村 元 and 細越 洋行 and 吉永 努 and 曽和 将容}, year = {2004}, date = {2004-04-16}, booktitle = {電子情報通信学会 CPSY/DC合同研究会}, abstract = {並列計算機用k-ary n-cubeネットワークの動的再構成手法について述べる．ネットワークの部分故障に対応するための再構成において，破棄メッセージをデッドロック回復メッセージに限定する方法を提案する．それにより，デッドロックを防止しながら破棄メッセージ数を少数に抑え，システム全体を停止することなくネットワーク再構成を完了する．本手法は，我々の提案するDetour-UDルーティングアルゴリズムに基づいて考案したも のであり，本論文では静的な手法と対比して議論する． }, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 並列計算機用k-ary n-cubeネットワークの動的再構成手法について述べる．ネットワークの部分故障に対応するための再構成において，破棄メッセージをデッドロック回復メッセージに限定する方法を提案する．それにより，デッドロックを防止しながら破棄メッセージ数を少数に抑え，システム全体を停止することなくネットワーク再構成を完了する．本手法は，我々の提案するDetour-UDルーティングアルゴリズムに基づいて考案したも のであり，本論文では静的な手法と対比して議論する． |
2003
研究会(査読無し)
Tran Xuan Hoa; 杉原 健司; 吉永 努; 曽和 将容 JXTAネットワークに対するユーザ認証およびアクセス制御の導入 Inproceedings In: 情報処理学会第23回コンピュータセキュリティ研究発表会, 2003. @inproceedings{hoacsec2003, title = {JXTAネットワークに対するユーザ認証およびアクセス制御の導入}, author = {Tran Xuan Hoa and 杉原 健司 and 吉永 努 and 曽和 将容}, year = {2003}, date = {2003-12-19}, booktitle = {情報処理学会第23回コンピュータセキュリティ研究発表会}, abstract = {P2P技術は様々なデバイスを対等な立場で接続し、直接情報のやりとりを行うネットワー ク形態として最近注目されている。この技術により、ネットワーク上にある様々なサービスを容易に提供することができる。しかし、セキュリティの確保や安全なバーチャルグループの提供などは課題となっている。本論文ではその課題を解決するために、P2PのJXTA ネットワークにおいて安全で信頼できるマネジメントピアを実装し、ユーザ認証およびアクセス制御メカニズムを提案する。}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } P2P技術は様々なデバイスを対等な立場で接続し、直接情報のやりとりを行うネットワー ク形態として最近注目されている。この技術により、ネットワーク上にある様々なサービスを容易に提供することができる。しかし、セキュリティの確保や安全なバーチャルグループの提供などは課題となっている。本論文ではその課題を解決するために、P2PのJXTA ネットワークにおいて安全で信頼できるマネジメントピアを実装し、ユーザ認証およびアクセス制御メカニズムを提案する。 |
吉永努; 細越洋行; 曽和将容 Design and Evaluation of a Fault-Tolerant Adaptive Router for Parallel Computers Inproceedings In: Proc. 6th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems（IWIA’03), IEEE CS, 2003. @inproceedings{yoshinagaiwia2003, title = {Design and Evaluation of a Fault-Tolerant Adaptive Router for Parallel Computers}, author = {吉永努 and 細越洋行 and 曽和将容}, year = {2003}, date = {2003-07-27}, booktitle = {Proc. 6th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems（IWIA’03)}, publisher = {IEEE CS}, abstract = {In this paper, we propose a design methodology for fault-tolerant adaptive routers for parallel and distributed computers. The key idea of our method is integrating minimal and non-minimal routing that is supported by independent virtual channels (VCs). Distinguishing the routing functions for each set of VCs simplifies the design of fault-tolerant algorithms. After describing the method, we show an application of a routing algorithm for two-dimensional mesh and torus networks. This algorithm, called Detour-NF, supports three routing modes: deterministic, minimal fully adaptive and non-minimal fault-tolerant operations. We also discuss the hardware cost and operational speed of minimal and non-minimal routers based on our design, which uses hardware description language (HDL). Communication performance and fault-tolerance are demonstrated by an HDL simulation. The experimental results show that supporting both minimal and non-minimal routing modes is advantageous for high-bandwidth and low-latency communication, as well as fault-tolerance.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } In this paper, we propose a design methodology for fault-tolerant adaptive routers for parallel and distributed computers. The key idea of our method is integrating minimal and non-minimal routing that is supported by independent virtual channels (VCs). Distinguishing the routing functions for each set of VCs simplifies the design of fault-tolerant algorithms. After describing the method, we show an application of a routing algorithm for two-dimensional mesh and torus networks. This algorithm, called Detour-NF, supports three routing modes: deterministic, minimal fully adaptive and non-minimal fault-tolerant operations. We also discuss the hardware cost and operational speed of minimal and non-minimal routers based on our design, which uses hardware description language (HDL). Communication performance and fault-tolerance are demonstrated by an HDL simulation. The experimental results show that supporting both minimal and non-minimal routing modes is advantageous for high-bandwidth and low-latency communication, as well as fault-tolerance. |
Ta Quoc Viet; 吉永 努; Ben A.Abderazek; 曽和 将容 A Hybrid MPI-OpenMPI Solution for a Linear System on a Cluster of SMPs Inproceedings In: 先進的計算基盤システムシンポジウム SACSIS 2003, 2003. @inproceedings{Vietsacsis2003, title = {A Hybrid MPI-OpenMPI Solution for a Linear System on a Cluster of SMPs}, author = {Ta Quoc Viet and 吉永 努 and Ben A.Abderazek and 曽和 将容}, year = {2003}, date = {2003-05-28}, booktitle = {先進的計算基盤システムシンポジウム SACSIS 2003}, abstract = {並列計算機にはネットワークの一部の故障によってシステム全体が機能不全に陥る可能性があり, 耐故障性を持ったネットワークを構築することが望ましい. 我々は, この問題を解決するために耐故障性を有するルーティング手法を提案する. 提案手法はネットワークの状態に応じて最短経路でのルーティングと迂回経路を用いたルーティングを柔軟に使い分け, 耐故障性と高い通信性能を同時に実現させるものである. 本稿では他のルーティングアルゴリズムと通信性能を比較することにより提案手法の有効性を示す.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 並列計算機にはネットワークの一部の故障によってシステム全体が機能不全に陥る可能性があり, 耐故障性を持ったネットワークを構築することが望ましい. 我々は, この問題を解決するために耐故障性を有するルーティング手法を提案する. 提案手法はネットワークの状態に応じて最短経路でのルーティングと迂回経路を用いたルーティングを柔軟に使い分け, 耐故障性と高い通信性能を同時に実現させるものである. 本稿では他のルーティングアルゴリズムと通信性能を比較することにより提案手法の有効性を示す. |
細越洋行; 水戸部理; 吉永努; 曽和将容 耐故障性を備えた完全適応ルータの設計 Inproceedings In: 先進的計算基盤システムシンポジウム SACSIS 2003, 2003. @inproceedings{hosokosisacsis2003, title = {耐故障性を備えた完全適応ルータの設計}, author = {細越洋行 and 水戸部理 and 吉永努 and 曽和将容}, year = {2003}, date = {2003-05-28}, booktitle = { 先進的計算基盤システムシンポジウム SACSIS 2003}, journal = { 先進的計算基盤システムシンポジウム SACSIS 2003}, abstract = {並列計算機にはネットワークの一部の故障によってシステム全体が機能不全に陥る可能性があり, 耐故障性を持ったネットワークを構築することが望ましい. 我々は, この問題を解決するために耐故障性を有するルーティング手法を提案する. 提案手法はネットワークの状態に応じて最短経路でのルーティングと迂回経路を用いたルーティングを柔軟に使い分け, 耐故障性と高い通信性能を同時に実現させるものである. 本稿では他のルーティングアルゴリズムと通信性能を比較することにより提案手法の有効性を示す.}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } 並列計算機にはネットワークの一部の故障によってシステム全体が機能不全に陥る可能性があり, 耐故障性を持ったネットワークを構築することが望ましい. 我々は, この問題を解決するために耐故障性を有するルーティング手法を提案する. 提案手法はネットワークの状態に応じて最短経路でのルーティングと迂回経路を用いたルーティングを柔軟に使い分け, 耐故障性と高い通信性能を同時に実現させるものである. 本稿では他のルーティングアルゴリズムと通信性能を比較することにより提案手法の有効性を示す. |
宮本幹大; Tran Xuan Hoa; 吉永 努; 曽和 将容 Jiniネットワークへのアクセス制御機能の導入 Inproceedings In: 情報処理学会第65回全国大会, 2003. @inproceedings{miyamotoipsj2003, title = {Jiniネットワークへのアクセス制御機能の導入}, author = {宮本幹大 and Tran Xuan Hoa and 吉永 努 and 曽和 将容}, year = {2003}, date = {2003-03-25}, booktitle = {情報処理学会第65回全国大会}, journal = {情報処理学会第65回全国大会}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
2002
研究会(査読無し)
水戸部 理; 吉永 努; 曽和 将容 適応ルーティングを用いた PC クラスタ用ネットワークスイッチの提案 Inproceedings In: 並列処理シンポジウム JSPP2002, 2002. @inproceedings{mitobejspp2002, title = {適応ルーティングを用いた PC クラスタ用ネットワークスイッチの提案}, author = {水戸部 理 and 吉永 努 and 曽和 将容}, year = {2002}, date = {2002-05-29}, booktitle = {並列処理シンポジウム JSPP2002}, abstract = {PC クラスタにおいて効率的に並列分散処理を行うためには，メッセージ通信にかかる時間を削減することが重要となる．本稿では，定型ネットワークトポロジと適応ルーティングを採用する PC クラスタ用スイッチの提案を行う．ハードウェアルーティングとメッセージの輻輳回避をサポートすることにより，低遅延で高性能なスイッチの開発を目指す．}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } PC クラスタにおいて効率的に並列分散処理を行うためには，メッセージ通信にかかる時間を削減することが重要となる．本稿では，定型ネットワークトポロジと適応ルーティングを採用する PC クラスタ用スイッチの提案を行う．ハードウェアルーティングとメッセージの輻輳回避をサポートすることにより，低遅延で高性能なスイッチの開発を目指す． |
水戸部 理; 吉永 努; 曽和 将容 仮想チャネル接続の違いによるルータの性能比較 Inproceedings In: 情報処理学会第64回全国大会, pp. 67 – 68, 2002. @inproceedings{mitobeipsj2002, title = { 仮想チャネル接続の違いによるルータの性能比較}, author = {水戸部 理 and 吉永 努 and 曽和 将容}, year = {2002}, date = {2002-03-12}, booktitle = {情報処理学会第64回全国大会}, volume = {1}, pages = {67 -- 68}, keywords = {}, pubstate = {published}, tppubtype = {inproceedings} } |
